40Gb/s SerDes发射芯片设计

发布时间：2023-03-21 11:18

　　随着数据传输速率的不断增长,SerDes,这种用于远距离数据传输的串行通信技术正不断拓展其应用领域,从采用光通信的广域网和局域网到采用电通信的计算机板级接口都有SerDes的身影。如今,SerDes技术已经成为高速接口技术的主流,在各类数据通信系统中被广泛采用。因此,SerDes系统设计受到了广泛关注。本论文采用TSMC 65nm LP CMOS工艺,设计应用于40Gb/s SerDes系统中的发射芯片,该芯片将四路并行输入的10Gb/s数据信号复接成一路40Gb/s的串行数据输出,要求输出数据的抖动小于0.1UI,输入参考时钟的频率为625MHz。本次设计的发射芯片由复接器和锁相环两个模块组成。其中复接器模块采用了直接4：1复接器结构,以解决在传统的高速树型结构复接器中时序条件难以满足的问题。由于复接得到的数据信号速率过高,采用电阻做负载的普通差分对的带宽不够大,因此在复接器和输出缓冲级均采用电感峰化技术来拓展电路的带宽。锁相环模块采用了电荷泵锁相环结构,其中：压控振荡器采用互补耦合的负阻LC-VCO结构,以增加跨导且简化谐振腔设计；分频器链路对速度和功耗进行了折中考虑,在第一级采用...

【文章页数】：93 页

【学位级别】：硕士

【文章目录】：
摘要
Abstract
第1章 绪论
    1.1 SerDes概述
    1.2 国内外发展现状
    1.3 本文主要研究内容及组织结构
第2章 复接器的基本理论
    2.1 复接器的基本结构
        2.1.1 串行复接器
        2.1.2 并行复接器
        2.1.3 树型复接器
    2.2 复接器中的非理想效应
        2.2.1 复接器中的时序问题
        2.2.2 复接器中的其他非理想效应
    2.3 复接器的带宽
        2.3.1 眼图
        2.3.2 码间干扰
        2.3.3 码间干扰和带宽的关系
    2.4 大信号级联系统
第3章 复接器的设计与仿真
    3.1 系统结构
    3.2 电感峰化技术
    3.3 模块电路的设计与仿真
        3.3.1 正交二分频器设计
        3.3.2 四相脉冲发生器设计
        3.3.3 直接4:1复接器设计
        3.3.4 单转双电路设计
        3.3.5 输出缓冲设计
    3.4 复接器的版图与仿真
第4章 电荷泵锁相环的基本理论
    4.1 电荷泵锁相环概述
        4.1.1 锁相的概念
        4.1.2 电荷泵锁相环的工作原理
    4.2 电荷泵锁相环的模块电路
        4.2.1 分频器
        4.2.2 鉴频鉴相器、电荷泵和低通滤波器
        4.2.3 压控振荡器
    4.3 电荷泵锁相环的环路分析
    4.4 相位噪声和抖动
        4.4.1 相位噪声的概念
        4.4.2 抖动的定义
        4.4.3 抖动和相位噪声的关系
    4.5 锁相环环路噪声分析
第5章 电荷泵锁相环的设计与仿真
    5.1 环路参数的选取
    5.2 模块电路的设计与仿真
        5.2.1 分频器的设计与仿真
        5.2.2 PFD/CP/LPF级联系统的设计与仿真
        5.2.3 压控振荡器的设计与仿真
    5.3 电荷泵锁相环系统仿真
        5.3.1 环路稳定性仿真
        5.3.2 噪声性能仿真
        5.3.3 瞬态仿真
第6章 40Gb/s SerDes发射芯片的集成与仿真
第7章 总结
参考文献
致谢
攻读硕士学位期间发表的论文



本文编号：3766921