基于HLS编译器的FIR滤波器的设计实现与优化

发布时间：2023-03-27 04:53

　　现场可编程门阵列(FPGA)采用原理图或硬件描述语言(HDL)进行设计输入,虽然FPGA能实现并行化流水线运算,但是在开发时需要高级的硬件设计技能,具有周期长、难度大、效率低等不足。高级综合(HLS)的最新发展提供了完全用“C”代码创建FPGA计算加速器的能力,通过编译器直接将C/C++描述的功能综合成寄存器传输级(RTL)代码,这极大简化了设计和调试的过程,降低了开发的难度,实现了软件到硬件的自动综合。采用软件设计规范,可以减少硬件设计的周期,提高性能并且可以扩大获得硬件能效优势的使用范围。本文对HLS的发展历史和国内外发展现状进行综合阐述,介绍高级综合的发展现状以及相关HLS工具。高级综合在实现设计时有其通用的合成规范,随后,应用一个简单的程序段实例进行综合来阐述其贯通的综合原理流程。在数字信号处理领域,FPGA以其优异的性能成为有限脉冲响应(FIR)滤波器设计的理想平台。然而,传统的开发方法难度大,需要耗费大量的人力和时间。高级综合模糊了软件到硬件的设计,因此,本论文提出基于HLS设计实现FIR滤波器的思想,利用设计实例来阐述基于HLS设计的优势。基于高级合成的思想,本论文主要研...

【文章页数】：85 页

【学位级别】：硕士

【文章目录】：
摘要
ABSTRACT
符号对照表
缩略语对照表
第一章 绪论
    1.1 选题的意义以及背景
    1.2 HLS国内外研究现状
    1.3 本论文的研究内容
第二章 HLS概述及设计原理
    2.1 HLS编译器概述
    2.2 HLS高级综合设计流程框架
    2.3 高级综合设计流程原理概述
第三章 基于HLS的FIR滤波器设计实例
    3.1 FIR滤波器的设计
        3.1.1 FIR滤波器介绍
        3.1.2 FIR滤波器的设计
    3.2 基于Intel HLS的综合流程
    3.3 基于HLS的FIR滤波器的设计实现
        3.3.1 环境搭建
        3.3.2 源程序编写
        3.3.3 Testbench仿真环境设置
        3.3.4 编译预处理器宏
        3.3.5 验证IP的设计功能
        3.3.6 初始化HLS仿真环境
        3.3.7 运行HLS设计
        3.3.8 通过仿真验证IP
        3.3.9 Intel HLS编译器输出项目目录
        3.3.10 用Intel Quartus Prime合成组件IP
    3.4 FIR滤波器的实现方法比较
        3.4.1 DSP设计
        3.4.2 FPGA设计
        3.4.3 对比分析
    3.5 本章小结
第四章 基于HLS设计的FIR滤波器的结果与优化
    4.1 基于HLS的FIR滤波器设计结果
    4.2 基于HLS的优化策略
        4.2.1 高级报告审查
        4.2.2 HLS优化流程分析
        4.2.3 内存接口方式优化
        4.2.4 循环展开和流水线优化
        4.2.5 内存架构优化分配
        4.2.6 存储访问优化
        4.2.7 数据类型优化
    4.3 基于HLS的优化以及对比分析
        4.3.1 FIR滤波器的循环优化
        4.3.2 存储访问优化
        4.3.3 浮点精度优化
    4.4 执行结果
    4.5 结果分析
第五章 总结与展望
    5.1 工作总结
    5.2 工作展望
参考文献
致谢
作者简介



本文编号：3772430