一款电机控制芯片的低功耗物理设计与时钟树综合

发布时间：2023-04-19 05:51

　　随着集成电路设计水平和制造工艺的快速发展,芯片的低功耗成为了设计中极为重要的问题。本论文基于一款车载电机控制芯片的物理设计,针对物理设计关键阶段的低功耗实现方法进行了具体研究,基于SMIC0.18um工艺,实现了一种低功耗时钟树综合的方法,基于该方法完成了整体芯片的物理设计。论文首先调研了国内外芯片低功耗设计的发展现状,论述了数字集成电路中功耗的种类和来源,并总结了减少动态功耗和静态功耗的基本思路和理论方法。叙述了现有的深亚微米工艺下低功耗的多种先进技术。根据该项目的实际情况,确定了对时钟树综合进行动态功耗优化以降低芯片数字部分功耗的思路。在布图规划阶段对电压降进行了局部优化,降低了电压的损耗;针对时钟树综合阶段的各项参数,包括时钟延迟、转换时间、单元扇出、综合单元选取对时钟树功耗和时序的影响,以及时钟树综合的顺序和特点进行了实际的物理实现和功耗仿真验证。总结并提出了该款芯片优先综合主时钟,并在根节点处使用大驱动单元的基本方法,配合时钟延迟等参数的确定,降低时钟树综合阶段动态功耗的最优方案。本论文基于SMIC0.18um CMOS工艺,设计并实现了一款电机控制芯片的低功耗物理版图设计。...

【文章页数】：68 页

【学位级别】：硕士

【文章目录】：
摘要
Abstract
第1章 绪论
    1.1 课题研究背景
    1.2 国内外研究现状
    1.3 课题来源
    1.4 论文组织结构
第2章 数字集成电路低功耗的理论分析
    2.1 数字电路的功耗来源
    2.2 动态功耗分析
        2.2.1 开关功耗
        2.2.2 短路功耗
    2.3 静态功耗
        2.3.1 反偏二极管的泄漏电流
        2.3.2 门栅感应漏极泄漏电流
        2.3.3 亚阈值泄露电流
        2.3.4 栅泄漏电流
    2.4 降低数字电路功耗的理论方法
        2.4.1 减小动态功耗的方法
        2.4.2 减小静态功耗的方法
    2.5 现有的低功耗技术
        2.5.1 门控时钟技术(Clock Gating)
        2.5.2 多电压域供电技术(multi-VDD)
        2.5.3 多阈值电压标准单元(Multi-V_th)
        2.5.4 门控电源(Power Gating)
        2.5.5 动态电压频率调整(Dynamic Voltage and Frequency Scaling,DVFS)
    2.6 本章小结
第3章 电机控制芯片的物理设计
    3.1 物理设计的基本流程
    3.2 电机控制芯片的物理设计具体实施
        3.2.1 数据准备和milkyway的建立
        3.2.2 建库(design setup)
        3.2.3 布图规划(Floorplan)
        3.2.4 标准单元摆放placement
        3.2.5 时钟树综合Clock tree synthesis
        3.2.6 布线Route
        3.2.7 可制造性设计
        3.2.8 静态时序分析以及验证
    3.3 本章小结
第4章 低功耗时钟树综合与仿真
    4.1 时钟树功耗的分析
    4.2 低功耗时钟树综合
        4.2.1 时钟树综合顺序的优化和仿真
        4.2.2 Skew平衡方式的变化与仿真
        4.2.3 时钟延迟的仿真
        4.2.4 转换时间的仿真
        4.2.5 单元扇出的仿真
        4.2.6 时钟树综合单元的选取与仿真
    4.3 电机控制芯片的版图与实物
    4.4 小结
结论
参考文献
攻读硕士学位期间发表的学术论文
致谢



本文编号：3793846