卷积神经网络的二值化研究及其FPGA实验

发布时间：2023-05-07 12:56

　　近年来,随着卷积神经网络的不断发展,网络的深度不断增加,对硬件设备的计算能力和存储空间提出了越来越高的要求。降低卷积神经网络的资源消耗对深度学习在嵌入式平台上的部署具有重要意义。二值化神经网络可以有效提高硬件设备的计算效率,既可以加速硬件计算,也可以降低内存开销,为深度学习在嵌入式设备上的部署提供了一种新的方法。FPGA芯片内有着丰富的逻辑与计算单元,它高性能,低功耗优点使其非常适合作为嵌入式端的专用计算设备,可以满足深度学习算法的计算需求。本文围绕二值化卷积神经网络在嵌入式平台上的性能优化开展研究,提出了一种新型的二值化卷积神经网络,并在FPGA平台上实现了前向计算加速,本文的主要研究内容如下:(1)为提高二值化卷积神经网络的性能,研究了二值化神经网络的反向传播算法并进行改进,利用密集连接增强二值化神经网络的表示能力,有效提升了网络的性能,同时保证了网络模型的参数数量不增加。(2)为有效将二值化神经网络模型迁移到硬件平台实现,首先进行了本文网络模型的可并行性研究,确定了多个层次上的并行方案。其次,以上述并行方案为基础完成了二值化卷积神经网络总体并行架构的设计。最后,针对二值化神经网络...

【文章页数】：64 页

【学位级别】：硕士

【文章目录】：
摘要
Abstract
第一章 绪论
    1.1 研究背景及意义
    1.2 国内外研究现状
        1.2.1 卷积神经网络研究现状
        1.2.2 二值化神经网络研究现状
        1.2.3 卷积神经网络硬件加速研究现状
    1.3 本文研究内容
    1.4 本文结构安排
第二章 卷积神经网络及其二值化算法
    2.1 卷积神经网络概述
        2.1.1 深度学习与卷积神经网络简介
        2.1.2 卷积神经网络的基本结构
    2.2 神经网络量化概述
        2.2.1 神经网络量化方法简介
        2.2.2 二值化神经网络简介
    2.3 本章小结
第三章 深度学习算法的FPGA实现
    3.1 现场可编程门阵列
        3.1.1 现场可编程门阵列内部资源
        3.1.2 现场可编程门阵列工作原理
    3.2 基于FPGA的深度学习算法开发及优化方法
        3.2.1 使用硬件描述语言进行开发
        3.2.2 使用高级语言进行开发
        3.2.3 从高级语言到硬件描述语言
        3.2.4 FPGA开发优化策略研究
    3.3 本章小结
第四章 卷积神经网络的二值化算法研究及实验
    4.1 卷积神经网络的二值化算法研究
        4.1.1 二值化神经网络的梯度下降算法研究
        4.1.2 基于密集连接的二值化卷积神经网络模型设计
    4.2 二值化卷积神经网络实验
        4.2.1 二值化神经网络训练与预测平台
        4.2.2 二值化卷积神经网络的图像分类实验
        4.2.3 二值化神经网络性能对比分析
    4.3 本章小结
第五章 二值化卷积神经网络的FPGA实现
    5.1 卷积神经网络并行性分析
    5.2 FPGA硬件加速器设计
        5.2.1 网络整体架构设计
        5.2.2 卷积运算模块
        5.2.3 池化运算模块
        5.2.4 激活函数模块
        5.2.5 卷积神经网络的二值化加速研究
    5.3 二值化卷积神经网络的FPGA前向预测实验
        5.3.1 FPGA预测平台
        5.3.2 FPGA并行加速实验
        5.3.3 不同平台的性能对比分析
    5.4 本章小结
第六章 总结与展望
    6.1 全文总结
    6.2 研究展望
参考文献
致谢
攻读学位期间取得的研究成果



本文编号：3810615