10位高速ADC的研究与设计

发布时间：2023-06-28 04:26

　　高速ADC在无线通讯、高速数据采集、雷达等电子系统有着广泛的应用需求。高速ADC有多种架构,其中折叠插值ADC继承了全并行ADC高速的特点,减少了比较器和预放大器的数目,在一定程度上降低了功耗,适用于超高速应用;Pipeline-SAR ADC克服了传统SAR ADC速度较低的问题,实现高速的同时具有较低的功耗,是一种发展非常迅速的混合架构高速ADC,这两种高速ADC结构是该领域的研究热点。本文对高速ADC进行研究与设计,首先对一种单通道10位、800MS/s的高速折叠插值ADC进行了研究:(1)对其中的关键电路,包括平均电阻网络、折叠器、比较器等进行分析与设计;(2)对折叠器非理想效应与边界效应进行详细分析,针对边界效应提出了三种解决方案:采用环形平均电阻网络、增加冗余预放大器、设计新型边界折叠器结构。其次,对10位500MS/s的Pipeline-SAR ADC进行了研究:(1)详细分析了Pipeline-SAR ADC的系统级架构的选取,基于ADC的功耗与线性度考虑,采用了两级结构,并对每级精度进行较优选择;(2)从采样噪声、电容匹配与线性度角度,对两级SAR ADC中CDAC单...

【文章页数】：96 页

【学位级别】：硕士

【文章目录】：
致谢
摘要
abstract
第一章 绪论
    1.1 研究背景与意义
    1.2 发展现状
    1.3 论文的主要工作与结构安排
第二章 ADC的性能参数及典型结构
    2.1 ADC的性能参数
        2.1.1 静态设计参数
        2.1.2 动态设计参数
    2.2 ADC的典型结构
        2.2.1 全并行ADC
        2.2.2 折叠插值ADC
        2.2.3 Pipeline ADC
        2.2.4 逐次逼近型ADC
        2.2.5 流水线逐次逼近模数转换器
    2.3 本章小结
第三章 折叠插值ADC关键电路的设计与仿真
    3.1 折叠插值ADC结构
    3.2 电路整体的高速设计考虑
    3.3 环形平均电阻网络的设计与边界效应的改善
        3.3.1 平均电阻网络的设计
        3.3.2 边界效应的研究与改善
        3.3.3 仿真结果
    3.4 折叠器与插值电路的设计与仿真
        3.4.1 折叠技术原理
        3.4.2 减小边界效应的折叠器设计
        3.4.3 折叠器非理想效应及解决方案
        3.4.5 仿真结果
    3.5 高速比较器的设计与仿真
        3.5.1 高速比较器的设计
        3.5.2 仿真结果
    3.6 整体电路仿真
    3.7 本章小结
第四章 流水线逐次逼近ADC的研究与设计
    4.1 流水线逐次逼近ADC的结构选取
        4.1.1 流水线逐次逼近ADC级数确定
        4.1.2 第一级精度与功耗的关系
        4.1.3 第一级精度与线性度的关系
        4.1.4 速度与结构的关系
        4.1.5 本文Pipeline-SAR ADC结构
    4.2 两级CDAC的研究与设计
        4.2.1 CDAC的结构选择
        4.2.2 第一级信号CDAC的设计
        4.2.3 第二级CDAC的设计
        4.2.4 DAC响应速度考虑
    4.3 开关策略的选择与开关设计
        4.3.1 电容阵列开关策略选择
        4.3.2 开关的选择
        4.3.3 电容阵列开关的设计
        4.3.4 仿真结果
    4.4 基于MATLAB的行为级建模与仿真
        4.4.1 关键电路的建模
        4.4.2 仿真结果
    4.5 本章小结
第五章 总结与展望
    5.1 本文工作总结
    5.2 工作展望
参考文献
攻读硕士学位期间的学术活动及成果情况



本文编号：3835976