叠层芯片结构QFN封装导电胶分层失效行为分析

发布时间：2023-07-27 07:54

　　导电胶分层作为封装失效问题,一直受到广泛的关注。基于ANSYS平台,对导电胶剥离应力仿真,用来评估导电胶在封装和测试过程中分层风险,并进一步分析了顶部芯片、绝缘胶厚度以及导电胶厚度对导电胶分层的影响。结果表明:导电胶在可靠性测试阶段125℃冷却到室温阶段最容易发生导电胶分层失效。该款封装中导电胶分层的原因是顶部叠层芯片结构引起的。通过对顶部芯片、绝缘胶的厚度进行设计,发现其厚度越薄导电胶的剥离应力越小,分层风险越小。导电胶的厚度在10μm时,胶体的粘附力最大,剥离应力最小,导电胶分层风险最小。

【文章页数】：8 页

【文章目录】：
1 产品造型及材料的特性参数
2 导电胶分层失效行为分析
    2.1 剥离应力仿真
    2.2 导电胶失效阶段分析
        2.2.1 芯片封装过程中导电胶失效分析
        2.2.2 可靠性测试过程中导电胶失效分析
        2.2.3 导电胶最易失效阶段分析
    2.3 导电胶加热及冷却剥离应力分析
    2.4 导电胶发生分层失效的原因探讨
3 导电胶分层现象改善方案
    3.1 顶部芯片及绝缘胶结构设计
    3.2 导电胶厚度的设计
4 结论



本文编号：3837633