基于FPGA的CAN总线控制器的研究与设计
发布时间:2023-10-22 11:40
随着生活水平的不断提高,消费者对汽车的多功能性提出更高的要求,车载音视频、GPS导航等汽车电子控制设备日益增多。这些电子设备间的线束连接不但复杂而且消耗能量,因此汽车内部的集中布线和各个电子控制设备的互联方式需要进一步改善,从而提高整车系统的安全性和稳定性。具有实时性强、成本低、可靠性高等优点的控制器局域网络(Controller Area Network,CAN)总线技术应运而生,现已发展成为唯一具有国际标准的、广泛应用于汽车、医疗仪器和工业自动化等众多领域的现场总线技术。本文基于CAN 2.0B协议规范,对CAN总线控制器的设计展开深入研究。本文的主要内容如下:首先,规划CAN总线控制器的整体功能,在程序结构设计时采用“自上而下”的设计方法,将总线控制器划分为寄存器、位时序逻辑和位数据流处理器三个独立又关联的模块。根据每个模块的功能要求,将位时序逻辑模块分为位定时、采样点和位同步设计,将位数据流处理器模块分为位填充、验收滤波器、CRC校验、FIFO模块、发送数据和接收数据模块设计,分别编写Verilog HDL代码对每个模块进行功能描述。其次,搭建仿真验证平台,编写测试激励代码并使...
【文章页数】:89 页
【学位级别】:硕士
【文章目录】:
致谢
摘要
ABSTRACT
1 引言
1.1 汽车总线技术
1.1.1 总线技术的分类
1.1.2 CAN总线的特点
1.2 课题研究的意义
1.3 国内外研究现状
1.4 论文的主要研究内容
2 CAN总线协议的介绍
2.1 CAN总线的基本概念
2.2 CAN总线的结构与特性
2.2.1 分层结构
2.2.2 电平特性
2.3 CAN总线的帧格式与类型
2.3.1 帧格式
2.3.2 帧类型
2.4 报文滤波与校验
2.4.1 报文滤波
2.4.2 报文校验
2.5 CAN总线位时序要求
2.5.1 位时间
2.5.2 位同步
2.6 本章小结
3 CAN总线控制器的设计
3.1 CAN总线控制器整体结构设计
3.1.1 CAN总线控制器的功能结构
3.1.2 CAN总线控制器的程序结构
3.2 寄存器模块的设计
3.2.1 Basic CAN模式下的寄存器配置
3.2.2 Peli CAN模式下的寄存器配置
3.2.3 读写寄存器
3.3 位时序逻辑模块的设计
3.3.1 位定时的设计
3.3.2 采样点的设计
3.3.3 位同步的设计
3.4 位数据流处理器模块设计
3.4.1 位填充模块的设计
3.4.2 CRC校验模块的设计
3.4.3 验收滤波器模块的设计
3.4.4 FIFO模块的设计
3.4.5 发送数据模块的设计
3.4.6 接收数据模块的设计
3.5 本章小结
4 CAN总线控制器的功能仿真验证
4.1 仿真验证方案
4.2 寄存器模块的验证
4.3 位时序逻辑模块的验证
4.4 位数据流处理器模块的验证
4.5 本章小结
5 FPGA验证与结果分析
5.1 FPGA开发流程
5.2 逻辑综合结果
5.3 静态时序分析结果
5.4 上板调试结果
5.5 本章小结
6 结论
参考文献
作者简历及攻读学位期间取得的研究成果
学位论文数据集
本文编号:3856445
【文章页数】:89 页
【学位级别】:硕士
【文章目录】:
致谢
摘要
ABSTRACT
1 引言
1.1 汽车总线技术
1.1.1 总线技术的分类
1.1.2 CAN总线的特点
1.2 课题研究的意义
1.3 国内外研究现状
1.4 论文的主要研究内容
2 CAN总线协议的介绍
2.1 CAN总线的基本概念
2.2 CAN总线的结构与特性
2.2.1 分层结构
2.2.2 电平特性
2.3 CAN总线的帧格式与类型
2.3.1 帧格式
2.3.2 帧类型
2.4 报文滤波与校验
2.4.1 报文滤波
2.4.2 报文校验
2.5 CAN总线位时序要求
2.5.1 位时间
2.5.2 位同步
2.6 本章小结
3 CAN总线控制器的设计
3.1 CAN总线控制器整体结构设计
3.1.1 CAN总线控制器的功能结构
3.1.2 CAN总线控制器的程序结构
3.2 寄存器模块的设计
3.2.1 Basic CAN模式下的寄存器配置
3.2.2 Peli CAN模式下的寄存器配置
3.2.3 读写寄存器
3.3 位时序逻辑模块的设计
3.3.1 位定时的设计
3.3.2 采样点的设计
3.3.3 位同步的设计
3.4 位数据流处理器模块设计
3.4.1 位填充模块的设计
3.4.2 CRC校验模块的设计
3.4.3 验收滤波器模块的设计
3.4.4 FIFO模块的设计
3.4.5 发送数据模块的设计
3.4.6 接收数据模块的设计
3.5 本章小结
4 CAN总线控制器的功能仿真验证
4.1 仿真验证方案
4.2 寄存器模块的验证
4.3 位时序逻辑模块的验证
4.4 位数据流处理器模块的验证
4.5 本章小结
5 FPGA验证与结果分析
5.1 FPGA开发流程
5.2 逻辑综合结果
5.3 静态时序分析结果
5.4 上板调试结果
5.5 本章小结
6 结论
参考文献
作者简历及攻读学位期间取得的研究成果
学位论文数据集
本文编号:3856445
本文链接:https://www.wllwen.com/kejilunwen/dianzigongchenglunwen/3856445.html