基于忆阻器阵列的二值化MLP网络研究
发布时间：2024-01-29 17:49
鉴于忆阻器阵列的交叉结构具有天然的乘累加运算加速特性,并且忆阻器本身拥有非常优越的综合存储性能和类似神经突触的多值可调性,基于忆阻器阵列实现神经形态处理芯片有望打破传统计算机体系架构的“冯洛依曼瓶颈”,为后摩尔时代高效率实现人工智能提供硬件续航支撑。然而现有器件水平下,实际的忆阻器件存在诸多的非理想特性,如非线性度、器件的波动、有限的位数精度和有限的高低阻值比等,与理想中完美的神经突触存在较大差距。特别是器件的非线性限制了突触权值的有效调控,进而制约了神经网络应用时的识别率。另一方面,3D集成技术是忆阻器实现超高密度集成的重要途径之一,为忆阻器在大规模神经网络上的应用提供了技术基础,但传统的忆阻器3D阵列模型存在仿真资源消耗巨大的问题限制了其在大规模阵列(如兆比特级)中的仿真测试,严重制约了忆阻器3D阵列在大规模神经网络应用上的发展。本文针对现有器件水平下,设计可基于忆阻器阵列硬件实现的具有较高识别率的MLP神经网络开展研究。论文的主要工作如下:第2章综述了当前两类重要的忆阻器集成阵列和MLP网络的原理。首先综述了忆阻器2D阵列的基本结构、读写策略及其等效电路模型(第2.1节)。然后,...
【文章页数】：104 页
【学位级别】：博士
【文章目录】：
摘要
ABSTRACT
第一章 绪论
1.1 研究背景及意义
1.2 研究内容
1.3 论文主要工作和章节安排
第二章 忆阻器阵列集成与MLP网络综述
2.1 忆阻器2D阵列及模型
2.1.1 忆阻器2D阵列的基本结构
2.1.2 忆阻器2D阵列的读、写策略
2.1.3 忆阻器2D阵列的模型
2.2 忆阻器3D阵列及模型
2.2.1 忆阻器3D阵列的基本结构
2.2.2 忆阻器3D阵列的读、写策略
2.2.3 忆阻器3D阵列模型
2.2.4 存在的问题
2.3 MLP网络的原理
2.3.1 MLP网络的基本原理
2.3.2 MLP网络的二值化思路
2.3.3 与阵列的关系
2.4 本章小结
第三章 基于忆阻器2D阵列的二值化MLP网络研究
3.1 基于忆阻器2D阵列的二值化MLP网络设计
3.1.1 网络结构
3.1.2 网络的训练方法
3.1.3 网络的二值化应用方法
3.2 网络的关键技术
3.2.1 隐含层大小的设计
3.2.2 阵列操作设计
3.2.3 权值编码策略
3.3 验证仿真
3.3.1 仿真参数
3.3.2 读、写可行性仿真
3.3.3 时延、功耗和占用面积的性能仿真
3.3.4 器件非理想因素对网络识别率的影响
3.4 本章小结
第四章 忆阻器3D阵列建模及阵列特性分析
4.1 忆阻器3D阵列建模
4.1.1 忆阻器3D阵列的数据存储模式
4.1.2 忆阻器3D阵列简化模型
4.2 模型验证
4.2.1 仿真参数
4.2.2 简化模型的读、写操作准确性验证
4.2.3 简化模型的性能优势
4.3 各参数对忆阻器3D阵列性能的影响
4.3.1 器件非线性对阵列性能的影响
4.3.2 高、低阻态阻值对阵列性能的影响
4.3.3 读取电压对阵列性能的影响
4.3.4 电极材料对阵列性能的影响
4.3.5 兆比特级阵列参数的影响
4.4 本章小结
第五章 基于忆阻器3D阵列的二值化MLP网络研究
5.1 基于忆阻器3D阵列的二值化MLP网络设计
5.1.1 网络结构
5.1.2 网络的二值化训练方法
5.2 网络的关键技术
5.2.1 隐含层大小的设计
5.2.2 面向二值化MLP网络的忆阻器3D阵列操作策略
5.2.3 权值编码策略
5.3 仿真验证
5.3.1 仿真参数
5.3.2 读、写可行性分析
5.3.3 时延功耗和占用面积的性能分析
5.3.4 器件耐久性对网络识别率的影响
5.4 本章小结
第六章 总结与展望
6.1 总结
6.2 下一步工作
致谢
参考文献
作者在学期间取得的学术成果
本文编号：3888560
【文章页数】：104 页
【学位级别】：博士
【文章目录】：
摘要
ABSTRACT
第一章 绪论
1.1 研究背景及意义
1.2 研究内容
1.3 论文主要工作和章节安排
第二章 忆阻器阵列集成与MLP网络综述
2.1 忆阻器2D阵列及模型
2.1.1 忆阻器2D阵列的基本结构
2.1.2 忆阻器2D阵列的读、写策略
2.1.3 忆阻器2D阵列的模型
2.2 忆阻器3D阵列及模型
2.2.1 忆阻器3D阵列的基本结构
2.2.2 忆阻器3D阵列的读、写策略
2.2.3 忆阻器3D阵列模型
2.2.4 存在的问题
2.3 MLP网络的原理
2.3.1 MLP网络的基本原理
2.3.2 MLP网络的二值化思路
2.3.3 与阵列的关系
2.4 本章小结
第三章 基于忆阻器2D阵列的二值化MLP网络研究
3.1 基于忆阻器2D阵列的二值化MLP网络设计
3.1.1 网络结构
3.1.2 网络的训练方法
3.1.3 网络的二值化应用方法
3.2 网络的关键技术
3.2.1 隐含层大小的设计
3.2.2 阵列操作设计
3.2.3 权值编码策略
3.3 验证仿真
3.3.1 仿真参数
3.3.2 读、写可行性仿真
3.3.3 时延、功耗和占用面积的性能仿真
3.3.4 器件非理想因素对网络识别率的影响
3.4 本章小结
第四章 忆阻器3D阵列建模及阵列特性分析
4.1 忆阻器3D阵列建模
4.1.1 忆阻器3D阵列的数据存储模式
4.1.2 忆阻器3D阵列简化模型
4.2 模型验证
4.2.1 仿真参数
4.2.2 简化模型的读、写操作准确性验证
4.2.3 简化模型的性能优势
4.3 各参数对忆阻器3D阵列性能的影响
4.3.1 器件非线性对阵列性能的影响
4.3.2 高、低阻态阻值对阵列性能的影响
4.3.3 读取电压对阵列性能的影响
4.3.4 电极材料对阵列性能的影响
4.3.5 兆比特级阵列参数的影响
4.4 本章小结
第五章 基于忆阻器3D阵列的二值化MLP网络研究
5.1 基于忆阻器3D阵列的二值化MLP网络设计
5.1.1 网络结构
5.1.2 网络的二值化训练方法
5.2 网络的关键技术
5.2.1 隐含层大小的设计
5.2.2 面向二值化MLP网络的忆阻器3D阵列操作策略
5.2.3 权值编码策略
5.3 仿真验证
5.3.1 仿真参数
5.3.2 读、写可行性分析
5.3.3 时延功耗和占用面积的性能分析
5.3.4 器件耐久性对网络识别率的影响
5.4 本章小结
第六章 总结与展望
6.1 总结
6.2 下一步工作
致谢
参考文献
作者在学期间取得的学术成果
本文编号：3888560
本文链接：https://www.wllwen.com/kejilunwen/dianzigongchenglunwen/3888560.html
