高性能DSP硬核全定制设计及实现

发布时间：2024-02-22 10:01

　　现场可编程门阵列(Field-Programmable Gate Array,FPGA)自问世以来,依靠其开发耗时少、设计成本低和使用灵活性高的特点,成为可重构型数字处理单元的典型代表,被大量应用在图像处理、人工智能、信号传输等热门领域中。数字信号处理(Digital Signal Processing,DSP)模块作为FPGA的重要功能部件,承担了大部分的对数字信号进行高速、复杂的算法处理时的运算任务。因此,为进一步提高FPGA的性能,研发一款运算速度快、实现算法丰富的DSP硬核显得尤为重要。本文探究了FPGA的基本架构和作为数字信号处理单元的优势,以及各种IP核(Intellectual Property core)的特点。通过分析主流商用的嵌入式DSP硬核基本结构和国内外高校的近期成果,发现28nm及以上工艺节点产品的最高工作时钟频率为741MHz,限制了系统对数字信号的高速处理能力。为了进一步提高嵌入式DSP硬核的运算速度,首先,从其中的核心模块——加法器和乘法器入手,研究相关原理选择合适设计方案。其次,根据所设计嵌入式DSP硬核的功能和高速运算需求,确定了整体结构:为了减少部...

【文章页数】：104 页

【学位级别】：硕士

【部分图文】：

图0-1全定制设计的流程图

5图0-1全定制设计的流程图以上过程是相当困难的，因为设性、抗干扰性以及成品率的评估计者根据经验和专业知识判断、容安排A的迫切需求，针对其中的嵌入过改进模块结构并优化算法，利路，搭建仿真平台验证DSP硬一款28nm工艺FPGA专用的D提高了FPGA的整体运....

图1-1StratixDSP结构及端口示意图

第1章FPGA基本架构及DSP硬核相关理论研究能独立实现浮点数处理的DSP硬核。尽管早期Stratix系列FPGA内嵌的DSP硬核功能简单、性能低，不过后期产品均是在这基础上发展得到的，因此研究它的结构仍具有重要意义。图1-1所示为Stratix....

图1-2XilinxDSP48结构及端口示意图

（a）结构图（b）端口图1-2XilinxDSP48结构及端口示意图随着工艺节点先进以及设计方法的优化，两家FPGA巨头推出的产品功能也更加丰富。Altera的最新系列Stratix10为了支持浮点数处理，集成了可独立完成浮点数运算的DSP硬核，应用场景更....

图1-3行波进位加法器结构图

了加法的运算过程。当改进多位快速加法器时，除播信号，还需重点研究进位传递结构，折中处理速度器相关研究实现各种基本、复杂算术的根本，也是进行定点和世纪六十年代起，国内外学者针对加法器的结构与实和优化方案，主要是对进位传递结构的改进。加法器（RippleCarryAdder，RC....

本文编号：3906627