基于CPU与多FPGA架构的深度学习异构计算平台研究与实现

发布时间：2024-04-09 00:06

　　近年来,深度学习的概念被提出并被广泛应用于诸多领域。目前深度学习仍处于发展衍化阶段,涉及到的神经网络具有规模大、结构复杂多变等特点,需要一种资源丰富、灵活性强的硬件平台来实现深度学习算法。本课题提出并研究了一种基于CPU与多FPGA架构的深度学习异构计算平台,通过在异构计算平台中引入多块FPGA开发板辅助计算来解决单个FPGA计算系统资源不足的缺陷,以实现大规模的深度学习算法。本文给出了该异构计算平台的整体架构,对平台设计中所用到的关键技术进行了介绍,并通过基于该平台实现一个用于音频事件检测的深度学习算法来对平台的性能进行测试。通过对基于CPU与多FPGA架构的深度学习异构计算平台的数据流和工作过程进行整体分析,本文提出了该平台的整体架构。按照自顶向下的顺序依次对平台中CPU子系统、总线通信子系统和FPGA子系统进行了设计。其中CPU子系统用于数据流传输控制,FPGA子系统使用一个通用架构来实现深度学习算法的核心计算,这两个子系统之间通过总线通信子系统进行连接。由于本文所提出的异构计算平台可以根据需求使用不同数量的FPGA开发板,故该平台具有计算力强、灵活性高的特点。FPGA作为本课题...

【文章页数】：93 页

【学位级别】：硕士

【文章目录】：
摘要
ABSTRACT
第一章 绪论
    1.1 研究背景及意义
    1.2 国内外研究现状
    1.3 论文主要研究内容
    1.4 论文组织结构
第二章 相关技术背景
    2.1 异构计算技术
    2.2 流水线技术
    2.3 数据缓存技术
    2.4 参数存储技术
    2.5 数据预取技术
    2.6 本章小结
第三章 深度学习异构计算平台整体架构
    3.1 深度学习异构计算平台结构组成
        3.1.1 平台数据流分析
        3.1.2 平台整体设计
        3.1.3 平台工作流程
    3.2 深度学习异构计算平台CPU子系统设计
        3.2.1 CPU子系统功能概述
        3.2.2 CPU子系统驱动程序设计
        3.2.3 CPU子系统多线程设计
    3.3 深度学习异构计算平台通信总线设计
        3.3.1 PCIe总线功能概述
        3.3.2 CPU与FPGA总线互联设计
    3.4 深度学习异构计算平台多FPGA子系统设计
        3.4.1 多FPGA子系统功能概述
        3.4.2 多FPGA子系统通用架构设计
    3.5 本章小结
第四章 深度学习异构计算平台FPGA子系统设计
    4.1 FPGA子系统数据流整体分析
    4.2 多层次流水线结构设计
        4.2.1 深度学习算法层间流水线设计
        4.2.3 计算模块乘加运算流水线设计
    4.3 DDR3 SDRAM数据调度分配设计
        4.3.1 DDR3 SDRAM数据调度分配设计需求分析
        4.3.2 DDR3 SDRAM数据调度分配模块设计
        4.3.3 DDR3 SDRAM数据调度分配模块测试
    4.4 数据通信传输优化
        4.4.1 数据通信传输设计需求分析
        4.4.2 数据通信传输模块设计
        4.4.3 数据通信传输模块测试
    4.5 本章小结
第五章 深度学习异构计算平台实验验证与性能分析
    5.1 实验平台与开发环境
        5.1.1 实验平台
        5.1.2 开发环境
    5.2 音频事件检测全连接神经网络的实现
        5.2.1 音频事件检测全连接神经网络模型介绍
        5.2.2 音频事件检测全连接神经网络硬件实现架构
    5.3 实验结果与性能分析
        5.3.1 平台计算时间测试与分析
        5.3.2 实现平台功耗测试与分析
        5.3.3 实现平台资源消耗测试与分析
    5.4 本章小结
第六章 总结与展望
    6.1 总结
    6.2 展望
参考文献
致谢
攻读学位期间取得的研究成果



本文编号：3949015