一种通信设备机内测试系统的硬件电路设计

发布时间：2025-02-07 19:58

　　随着信息技术和半导体工艺的发展与进步,装备中集成电路的占比越来越高。为了保证装备的可靠性及安全性,可测性设计成为电路设计中必须考虑的一个步骤。通信系统作为直接决定装备能否正常工作的核心模块,因此设计针对通信设备的机内测试系统十分必要。机内测试的目的是将故障定位到外场或内场可更换单元,进而快速的完成对故障单元的更换,保障装备的作战能力。本文基于以上背景,从机内测试的角度研究了通信设备的内部构成,设计了一种应用于通信设备故障诊断的机内测试系统的硬件平台。所设计的机内测试系统融合了数字电路的边界扫描测试方式与传统模拟信号参数测量方式,主要研究内容如下:1.通过分析机内测试的特点以及通信设备的测试需求,并将GJB2547A-2012《装备测试性工作通用要求》纳入设计指导,给出了通信设备机内测试系统的架构并完成了硬件平台总体方案的设计。2.基于Xilinx全可编程SOC芯片,完成了BIT(Built-in Test)系统的串行总线协议和BIT主系统中PL(Programmable Logic)的逻辑电路设计,实现了主系统与各测试分系统单元的通信、主系统与上位机的通信以及故障显示等功能。3.针对测试...

【文章页数】：104 页

【学位级别】：硕士

【部分图文】：

图2-10XC7Z020芯片PS端硬件架构

第二章机内测试系统硬件总体方案设计19各ATU单元帧头统一为0xF00F。8)测试命令：22字节，各单元测试命令将在后序章节详细阐述。9)ATU测试命令帧尾：2字节，各ATU测试单元帧尾用于接收命令的校验，各ATU单元对应的帧尾各不相同。其中模拟BITE命令的帧尾为0xF0A0，....

图3-2模拟BITE电路图

电子科技大学硕士学位论文24模拟BITE测试模块的电路框图如图3-1所示，低频信号首先经过RC衰减网络，衰减后信号的峰峰值小于4.096V。然后将衰减后的信号接入全差分运算放大器LTC6362的负输入端，同时将运算放大器的参考电压设置为2.048V。运算放大器输出一对差分信号，其....

图3-6fifogeneratorIP核的主要配置

电子科技大学硕士学位论文26数据发送时需要从本地的快时钟域同步到SPI接口的慢时钟域，为了保证数据在垮时钟域处理的过程中不出现亚稳态，本文采用异步fifo的方式实现数据的上传。使用Xilinx提供的fifogeneratorIP核生成所需的fifo，生成过程中的主要配置如图3-6....

图3-13DDS参数配置乘法器的实现依靠ISE集成的MultiplierIP核，该IP核的配置过程相对简洁

电子科技大学硕士学位论文34其中f为频率分辨率，将上式整理可得：log2clknff（3-25）结合式（3-22）至式（3-25），当输出频率为70MHz且100MHzclkf时，设频率分辨率f1Hz，可算得相位宽度为27位，将其带入式（3-23），便可得到相位增量为939524....

本文编号：4031222