SiC基VDMOS器件UIS应力退化机理及寿命模型研究

发布时间：2017-09-07 22:46

  本文关键词：SiC基VDMOS器件UIS应力退化机理及寿命模型研究

  更多相关文章： 碳化硅VDMOS 非钳位感性负载开关 可靠性 参数退化 寿命模型

【摘要】：碳化硅(Silicon Carbide, SiC)基纵向双扩散金属氧化物半导体晶体管(VDMOS)具有高阻断电压和工作频率及低导通电阻和开关损耗等优点,已被应用于各类功率转换系统。非钳位感性负载下的开关过程(Unclamped Inductive Switching, UIS)是VDMOS在系统应用中经常承受的极端电应力情况,长期UIS应力极易造成器件电学参数发生严重退化,这已成为影响器件使用寿命的重要因素。因此,迫切需要对SiC基VDMOS器件UIS应力下的退化机理和寿命模型展开深入研究。本文基于T-CAD仿真平台和I/V测试系统,并借助电荷泵(Charge Pumping, CP)和电容-电压特性(C-V)等退化表征方法,首先研究了SiC基VDMOS器件在重复UIS应力下电学参数的退化机理,研究结果表明,热空穴注入JFET区上方的栅氧化层导致应力过程中器件的阈值电压下降、反向漏电流增加,同时还造成了导通电阻在应力初期降低,但随着应力时间的增加,在金属疲劳和外延层堆叠层错的影响下导通电阻最终增加；然后,详细分析了不同UIS应力条件(包括器件结温、UIS峰值电流以及外围电路参数等)对器件电学参数退化的影响,进而提出了多阶栅氧结构、带P-well结构及带P-top结构的三种高UIS应力可靠性SiC基VDMOS器件；最后,基于上述退化研究结果,建立了器件阈值电压和导通电阻在UIS应力下的寿命预测模型。验证结果显示,本文所建立的SiC基VDMOS器件在UIS应力下的寿命模型能够较准确地预测阈值电压和导通电阻的退化趋势,且模型误差小于10%。本文揭示的UIS应力退化机理和相关寿命模型可为研制高可靠性SiC基VDMOS器件提供理论基础。
【关键词】：碳化硅VDMOS 非钳位感性负载开关 可靠性 参数退化 寿命模型
【学位授予单位】：东南大学
【学位级别】：硕士
【学位授予年份】：2016
【分类号】：TN386
【目录】：

• 摘要5-6
• Abstract6-8
• 第一章 绪论8-18
• 1.1 论文的背景及意义8-13
• 1.2 国内外研究现状13-15
• 1.3 研究内容与主要目标15-16
• 1.4 论文组织16-18
• 第二章 SiC基VDMOS器件工作原理及UIS应力退化研究方法18-34
• 2.1 SiC基VDMOS器件基本结构及工作原理18-28
• 2.2 SiC基VDMOS器件UIS应力退化研究方法28-33
• 2.3 本章小结33-34
• 第三章 SiC基VDMOS器件UIS应力退化研究34-56
• 3.1 SiC基VDMOS器件UIS应力退化机理34-43
• 3.2 结温对SiC基VDMOS器件UIS应力退化的影响43-45
• 3.3 UIS应力峰值电流对SiC基VDMOS器件退化的影响45-46
• 3.4 UIS电路参数对SiC基VDMOS器件退化的影响46-49
• 3.5 高UIS应力可靠性SiC基VDMOS器件研究49-53
• 3.6 本章小结53-56
• 第四章 SiC基VDMOS器件UIS应力寿命模型研究56-66
• 4.1 SiC基VDMOS器件UIS应力寿命建模方案56-60
• 4.2 SiC基VDMOS器件UIS应力寿命模型参数提取60-64
• 4.3 SiC基VDMOS器件UIS应力寿命模型验证64-65
• 4.4 本章小结65-66
• 第五章 总结及展望66-68
• 5.1 总结66-67
• 5.2 展望67-68
• 致谢68-70
• 参考文献70-74
• 硕士期间取得成果74

【参考文献】

中国期刊全文数据库 前10条

1 袁源;王耀洲;谢畅;秦海鸿;;一种新型的耐高温碳化硅超结晶体管[J];电子器件;2015年05期

2 王兴艳;;第3代半导体材料发展现状及建议[J];新材料产业;2015年10期

3 郭熙凤;;碳化硅技术引领新兴产业革命[J];中国战略新兴产业;2015年13期

4 沈波;于彤军;葛惟昆;;2014年诺贝尔物理学奖解读[J];科技导报;2015年04期

5 胡光铖;陈敏;陈烨楠;习江北;徐德鸿;;基于SiC MOSFET户用光伏逆变器的效率分析[J];电源学报;2014年06期

6 于灏;蔡永香;卜雨洲;谢潜思;;第3代半导体产业发展概况[J];新材料产业;2014年03期

7 王军喜;刘U，

本文编号：810335