锁相环频率合成器系统级设计研究

发布时间：2017-09-17 21:01

  本文关键词：锁相环频率合成器系统级设计研究

  更多相关文章： 锁相环频率合成器 电荷泵锁相环 MATLAB Simulink 锁相环噪声

【摘要】：频率合成器是电子通信系统中非常核心的模块之一,是时钟信号和本地震荡信号的重要产生方式。在当前的频率合成器实现形式中,锁相环频率合成器是主流的实现形式和研究重点,也是模拟电路系统中一个重要的研究方向。目前,主流的锁相环频率合成器系统架构是电荷泵锁相环,结构包含数字模块电路和模拟模块电路,是一个数模混合的负反馈系统。对于这样一个复杂的控制系统,系统级架构的确定是做好一个锁相环频率合成器的先决条件,系统级参数的设定和选取是实现频率合成器性能的关键所在。本文首先分析锁相环的信号传输理论,在理论研究和分析的基础之上研究锁相环的系统级建模,包括系统行为级建模和功能模块级建模,主要基于MATLAB和Simulink仿真工具。在此基础上,研究锁相环的噪声仿真、建模与优化。在系统宏观参数的研究基础上,探索锁相环具体模块电路的设计,以使其满足系统的需要和实现设计的最优化。在以上研究和分析的理论基础上,设计了一个400 MHz~450 MHz的电荷泵锁锁相环频率合成器。基于论文所述的系统级设计方法,首先根据锁相环系统指标,计算和规划出各模块具体指标和要求,基于180 nm CMOS RF工艺,在Cadence Spectre设计平台上完成锁相环电路的设计与仿真。然后,在原理图仿真设计完成后,利用Cadence Virtuoso平台上实现版图设计,在180 nm RF工艺上加工制作。芯片制作以及封装完成之后,设计PCB板级芯片测试电路,完成对芯片的测试。芯片参数如下,工作电压1.8 V,功耗15 mW,输出频率范围400 MHz~450 MHz,信道宽度15 MHz,带宽为200 KHz,锁定时间小于20μs,在1 MHz处相位噪声为-118 dBc/Hz@1 MHz,芯片面积为1620μm×1350μm。
【关键词】：锁相环频率合成器 电荷泵锁相环 MATLAB Simulink 锁相环噪声
【学位授予单位】：电子科技大学
【学位级别】：硕士
【学位授予年份】：2016
【分类号】：TN74
【目录】：

• 摘要5-6
• ABSTRACT6-9
• 第一章 绪论9-14
• 1.1 研究背景和意义9-11
• 1.2 锁相环的历史和现状11-12
• 1.3 锁相环研究的发展态势12
• 1.4 本文研究的主要内容12-13
• 1.5 本文章节安排13-14
• 第二章 锁相环系统的原理概述14-33
• 2.1 锁相环的基本认识和理解14-16
• 2.2 锁相环系统线性模型16-19
• 2.3 电荷泵锁相环及频率合成器19-22
• 2.4 电荷泵锁相环系统传输函数22-31
• 2.4.1 鉴频鉴相器和电荷泵22-25
• 2.4.2 环路滤波器25-30
• 2.4.3 压控振荡器30-31
• 2.4.4 分频器31
• 2.5 本章小结31-33
• 第三章 锁相环的系统建模与仿真33-49
• 3.1 锁相环频率合成器指标要求33-36
• 3.1.1 工作频率范围33-34
• 3.1.2 输出频率范围34
• 3.1.3 频率分辨率34-35
• 3.1.4 频谱纯度35
• 3.1.5 锁定时间35-36
• 3.2 锁相环的系统级设计流程36-40
• 3.3 系统建模与仿真40-48
• 3.3.1 系统行为级线性模型仿真40-43
• 3.3.2 系统级模块化电路仿真43-46
• 3.3.3 其他形式建模与仿真46-48
• 3.4 本章小结48-49
• 第四章 锁相环相位噪声的建模和仿真49-60
• 4.1 相位噪声的含义49-51
• 4.2 相位噪声的传输特性分析51-52
• 4.3 各模块相位噪声的仿真52-58
• 4.4 整体环路噪声的仿真58-59
• 4.5 本章小结59-60
• 第五章 电荷泵锁相环具体电路模块分析60-76
• 5.1 鉴相鉴频器60-62
• 5.2 电荷泵62-66
• 5.3 低通滤波器66-67
• 5.4 压控振荡器67-73
• 5.5 分频器73-75
• 5.6 本章小结75-76
• 第六章 锁相环芯片设计与测试76-91
• 6.1 锁相环电路设计76-86
• 6.1.1 鉴相鉴频器电路78-79
• 6.1.2 电荷泵电路79-80
• 6.1.3 低通滤波器80
• 6.1.4 压控振荡器电路80-82
• 6.1.5 分频器电路82-84
• 6.1.6 锁相环整体电路84-86
• 6.2 锁相环芯片测试86-90
• 6.2.1 PCB板制作86-88
• 6.2.2 芯片测试结果88-90
• 6.3 本章小结90-91
• 第七章 总结91-92
• 致谢92-93
• 参考文献93-95
• 攻读硕士学位期间取得的成果95-96

【相似文献】

中国期刊全文数据库 前10条

1 魏建玮;王珂;;锁相环路的研究[J];黑龙江科技信息;2009年04期

2 刁应蒿;;锁相环路捕捉时间测量[J];计算机与网络;1977年03期

3 S.C.Gupta ,李宗杰;数字式锁相环路的现状[J];科技译报;1972年02期

4 ;一种简便的改进锁相环路牵引能力的方法[J];电讯技术;1973年01期

5 赵志喜;一种锁相环路快捕的方法[J];电子技术应用;1984年04期

6 赵明江;;锁相环路的设计与研制[J];长春光学精密机械学院学报;1983年02期

7 高泽溪;王诞燕;;锁相环路实验综合装置[J];实验技术与管理;1991年05期

8 陈正良;;一种新的双D锁相环路锁定指示方法[J];电讯技术;1993年04期

9 何家祯,刘青田;一种实用的锁相环路[J];广播与电视技术;1999年03期

10 李尧;董姝敏;乔双;;锁相环的改进及仿真[J];东北师大学报(自然科学版);2005年04期

中国重要会议论文全文数据库 前10条

1 刘青松;;微波取样锁相环设计与捕捉过程分析[A];2011年全国微波毫米波会议论文集（下册）[C];2011年

2 高人庄;;锁相环的特点及在通信中的应用[A];四川省通信学会一九九四年学术年会论文集[C];1994年

3 孔祥钊;李贵芳;柴宏贵;;锁相环路的初步调试[A];2007年全国微波毫米波会议论文集（上册）[C];2007年

4 任亮;吕明;;载波跟踪数字三阶锁相环分析与设计[A];中国通信学会第五届学术年会论文集[C];2008年

5 冯雷;;分谐波采样锁相环和分频式锁相环的性能比较[A];中国工程物理研究院科技年报（2003）[C];2003年

6 王萍;张志强;;全站仪红外发射系统锁相环路设计研究[A];2007'中国仪器仪表与测控技术交流大会论文集（二）[C];2007年

7 陆惠义;;八毫米半主动导引头锁相前端[A];1999年全国微波毫米波会议论文集(下册)[C];1999年

8 谢彦;蔡勇;;锁相环路对氢原子钟性能影响的实验分析[A];第二届中国卫星导航学术年会电子文集[C];2011年

9 王峗;袁嗣杰;杨君;;二阶锁相环路的数字域相图法非线性分析[A];第十四届全国信号处理学术年会(CCSP-2009)论文集[C];2009年

10 陈小鱼;齐建中;宋鹏;;一种精确GPS授时方法的研究与实现[A];第三届中国卫星导航学术年会电子文集——S04原子钟技术与时频系统[C];2012年

中国博士学位论文全文数据库 前4条

1 孙泉;单片有源像素传感器中锁相环时钟发生器研究[D];北京航空航天大学;2010年

2 马卓;面向高性能CPU的锁相环低抖动技术研究[D];国防科学技术大学;2013年

3 赵岩;高精度快速非陀螺寻北系统速度稳定性研究[D];中国科学院研究生院（长春光学精密机械与物理研究所）;2005年

4 郑永正;UWB系统中时钟电路的研究与设计[D];复旦大学;2009年

中国硕士学位论文全文数据库 前10条

1 邱伶俐;锁相环的综合设计[D];北京交通大学;2016年

2 郑瑞沣;用于导航接收机的CMOS锁相环设计[D];北京理工大学;2016年

3 刘认;基于40nm CMOS工艺下5GHz锁相环设计[D];中国科学技术大学;2016年

4 涂玮;3.2GHz带宽可线性调节的锁相环研究与设计[D];华南理工大学;2016年

5 韩松;基于取样锁相的X波段LFMCW雷达设计与实现[D];南京理工大学;2016年

6 刘伟忠;锁相环频率合成器系统级设计研究[D];电子科技大学;2016年

7 郭伟;基于级联偏置锁相环的宽带频率合成技术研究[D];电子科技大学;2016年

8 高荣;X波段低相噪取样DRO的研究[D];电子科技大学;2016年

9 王达;双通道高频锁相环路测试方法的研究[D];复旦大学;2009年

10 张诣;非理想电压条件下软件锁相环的相位跟踪技术研究[D];重庆大学;2011年

，

本文编号：871329