当前位置:主页 > 科技论文 > 电子信息论文 >

数字锁相环电路可靠性预测

发布时间:2017-10-02 06:17

  本文关键词:数字锁相环电路可靠性预测


  更多相关文章: 数字锁相环 可靠性分析 失效模型 预测模型


【摘要】:随着半导体加工工艺进入深亚微米时代,集成电路向着高集成度发展,器件的工艺尺寸变得越来越小,其性能提高的同时也带来了电路的可靠性问题。电路受到失效机理作用时,其性能会受到影响,而在长时间失效机理作用下,电路失效情况会加剧,严重时甚至导致电路功能错误甚至系统失败。在某些可靠性要求较高的领域,如航空航天等,可靠性甚至成为整个系统的主导因素。数字锁相环可以产生高性能的时钟信号,经常被应用到航空航天设备中,所以其可靠性至关重要。论文设计的数字锁相环电路主要包括时间数字转换器、数字滤波器、数控振荡器以及分频器四个模块。时间数字转换器采用延时链型结构、滤波器采用三阶低通FIR滤波器、数控振荡器采用数控交叉耦合型LC振荡器、分频器为可以实现二、四、八分频的电路结构。仿真结果表明所实现的数字锁相环电路的频率范围为15-40MHz,锁定时间约为1.2μs。论文将电路失效机理——热载流子效应、负偏置温度不稳定性和辐射的器件级模型应用到数字锁相环电路的可靠性分析中,并得到针对数字锁相环电路的可靠性预测模型。论文实现的是关于数字锁相环电路延时的预测模型,在不同失效机理作用下,数字锁相环电路的各模块以及整体电路的延时预测值与仿真值结果近似相等,验证了数字锁相环预测模型的正确性;同时,结果表明在单独一种失效机理作用下,数字锁相环电路延时10%的时间为4年多,当两种失效机理作用时,延时10%所用时间减小,当三种失效机理共同作用时,延时10%的时间减小到1年多,说明作用在电路上的失效机理越多,电路的老化越严重、可靠性越差。论文最后对数字锁相环电路进行了可靠性测试,通过搭建硬件实验平台来对电路进行老化实验,将测试信号的结果通过数据传输模块进行输出来分析数字锁相环电路的老化情况,实验表明数字锁相环电路达到锁定时,随着失效机理作用时间的增长,其延时增加,可靠性变差。
【关键词】:数字锁相环 可靠性分析 失效模型 预测模型
【学位授予单位】:哈尔滨工业大学
【学位级别】:硕士
【学位授予年份】:2016
【分类号】:TN406
【目录】:
  • 摘要4-5
  • ABSTRACT5-8
  • 第1章 绪论8-13
  • 1.1 课题背景及研究目的和意义8-9
  • 1.2 国内外研究现状分析9-11
  • 1.3 本文主要研究内容11
  • 1.4 论文结构安排11-13
  • 第2章 失效机理模型13-25
  • 2.1 热载流子效应13-16
  • 2.1.1 热载流子效应概述13-14
  • 2.1.2 热载流子效应失效模型14-16
  • 2.2 负偏置温度不稳定性16-19
  • 2.2.1 负偏置温度不稳定性概述16-17
  • 2.2.2 负偏置温度不稳定性失效模型17-19
  • 2.3 辐射效应19-22
  • 2.3.1 辐射效应概述19-20
  • 2.3.2 辐射效应失效模型20-22
  • 2.4 失效机理模型应用22-24
  • 2.5 本章小结24-25
  • 第3章 数字锁相环电路设计25-38
  • 3.1 数字锁相环概述25-27
  • 3.2 时间数字转换器27-30
  • 3.2.1 时间数字转换器介绍27-28
  • 3.2.2 时间数字转换器设计28-30
  • 3.3 数控振荡器30-33
  • 3.3.1 数控振荡器介绍30
  • 3.3.2 数控振荡器设计30-33
  • 3.4 数字滤波器33-35
  • 3.4.1 数字滤波器设计33-34
  • 3.4.2 数据转换模块34-35
  • 3.5 分频器35-36
  • 3.6 锁相环电路整体仿真36-37
  • 3.7 本章小结37-38
  • 第4章 数字锁相环预测模型与失效分析38-61
  • 4.1 时间数字转换器预测模型与失效分析38-46
  • 4.1.1 反相器链老化分析38-41
  • 4.1.2 D触发器老化分析41-44
  • 4.1.3 时间数字转换器预测模型44-46
  • 4.2 数控振荡器预测模型与失效分析46-52
  • 4.2.1 MOS管电容对失效影响分析47-50
  • 4.2.2 失效机理对数控振荡器频率影响50-51
  • 4.2.3 失效机理对数控振荡器延时影响51-52
  • 4.3 数字滤波器预测模型与失效分析52-54
  • 4.4 分频器预测模型与失效分析54-57
  • 4.5 整体电路预测模型57-59
  • 4.6 本章小结59-61
  • 第5章 数字锁相环电路可靠性测试61-70
  • 5.1 数字锁相环电路仿真61-63
  • 5.2 硬件平台搭建63-65
  • 5.2.1 硬件平台搭建原理63-64
  • 5.2.2 硬件平台搭建64-65
  • 5.3 数据传输通路65-68
  • 5.4 硬件测试结果68-69
  • 5.5 本章小结69-70
  • 结论70-71
  • 参考文献71-77
  • 致谢77

【相似文献】

中国期刊全文数据库 前10条

1 王照峰,王仕成,苏德伦;锁相环电路的基本概念及应用研究[J];电气应用;2005年08期

2 唐良伟;一种调频锁相环电路的改进尝试[J];电讯技术;2003年06期

3 ;Sirenza新技术、新产品专栏(7)[J];电视技术;2007年07期

4 罗斌;;利用锁相环电路比较电容[J];集成电路应用;1994年01期

5 奚利民;用数字锁相环电路实现高精度宽范围频率控制[J];舰船电子对抗;2001年04期

6 罗平;CC4046锁相环电路及其在转速仪中的应用[J];国外电子元器件;2002年10期

7 方盛;秦希;蒋俊;易婷;洪志良;;一种快速捕获、带宽可调的锁相环电路[J];固体电子学研究与进展;2009年04期

8 徐勇,赵斐,徐志军;一种宽电源锁相环电路的设计与实现[J];微电子学;2004年03期

9 王勤;杜W,

本文编号:957989


资料下载
论文发表

本文链接:https://www.wllwen.com/kejilunwen/dianzigongchenglunwen/957989.html


Copyright(c)文论论文网All Rights Reserved | 网站地图 |

版权申明:资料由用户b3fde***提供,本站仅收录摘要或目录,作者需要删除请E-mail邮箱bigeng88@qq.com