一种基于后台校正的时间交织ADC设计与实现

发布时间：2017-10-04 18:17

  本文关键词：一种基于后台校正的时间交织ADC设计与实现

  更多相关文章： 时间交织A/D转换器 无采样流水线A/D转换器 失配 后台校正

【摘要】：衡量ADC性能的最主要的两个指标就是转换速率与分辨率,即速度与精度。同时,这两个指标也是ADC最主要的一对矛盾。一种实现高速采样,并且能保持其高精度的重要方法就是利用时间交织(Time-interleaved)方式来构成ADC,这种结构是利用多个相对低速的ADC进行并行交替采样来实现高速的采样率,理想状态下,整体ADC的精度相当于单通道ADC的精度,这样我们就能使用多个低速高精度ADC构成时间交织ADC来实现高速高精度ADC。然而,由于工艺原因,系统各ADC通道间存在失调、增益、时钟等多种通道失配,使得系统动态性能下降。因此,需要对系统输出进行通道失配校准。论文首先对多通道时间交织ADC的工作原理进行了说明,从理论上分析了多通道时间交织ADC的失调失配、增益失配、时钟失配等非线性失配对ADC性能的影响,结合当前的研究热点,对现有的一些通道失配校准算法与方案做了介绍,分析了其优缺点。同时为了满足整体ADC功耗指标的要求,研究了低功耗流水线ADC结构。论文中研究设计了一种基于信号特征提取的盲均衡自适应时间交织误差校准算法,以及“无采保”低功耗流水线型ADC结构,最终,采用标准0.18μm 1.8V电源电压1P6M CMOS工艺完成了14位500MHz双通道时间交织型ADC设计。整体ADC采用数模混合方式实现对通道间失调、增益和时钟误差的后台实时校正,其中使用自适应信号处理技术估计出失调、增益和时钟误差,采用数字校正方式修正失调和增益误差,采用控制模拟延时线微调子ADC工作时钟相位方式,校正时钟网络误差,形成一个时钟误差校正的数模混合反馈环路以及失调、增益误差校正的纯数字反馈环路。对整个A/D转换器在模拟输入频率15MHz,采样频率500MSPS下,测试的SNR达到68dB,SFDR达到72dB,功耗小于900mW。
【关键词】：时间交织A/D转换器 无采样流水线A/D转换器 失配 后台校正
【学位授予单位】：电子科技大学
【学位级别】：硕士
【学位授予年份】：2016
【分类号】：TN792
【目录】：

• 摘要5-6
• ABSTRACT6-11
• 第一章 绪论11-15
• 1.1 研究背景11-12
• 1.2 国内外研究现状12-13
• 1.3 本文的主要工作及结构13-15
• 1.3.1 本文的主要工作13-14
• 1.3.2 本文的结构安排14-15
• 第二章 时间交织ADC原理与关键技术15-28
• 2.1 时间交织型ADC的基本理论15-17
• 2.2 时间交织型ADC的误差分析17-23
• 2.2.1 时钟误差17-20
• 2.2.2 增益误差20-21
• 2.2.3 失调误差21-23
• 2.3 误差校正方法23-27
• 2.3.1 前台校正23-26
• 2.3.2 后台校正26-27
• 2.4 本章小结27-28
• 第三章 流水线型子ADC原理与关键技术28-38
• 3.1 流水线A/D转换器结构原理28-30
• 3.2 流水线结构A/D转换器中的功耗30-32
• 3.2.1 总体结构与功耗的关系30-31
• 3.2.2 每级流水线的功耗31-32
• 3.3 流水线A/D转换器中的低功耗技术32-37
• 3.3.1 每级精度和总级数的折中32-33
• 3.3.2 电容尺寸按比例缩小33-34
• 3.3.3“无采保放大器”的新结构34-37
• 3.4 本章小结37-38
• 第四章 双通道时间交织ADC电路设计38-73
• 4.1 整体电路构架38-39
• 4.2 误差校准算法设计39-49
• 4.2.1 算法性能指标分解39-40
• 4.2.2 算法设计40-49
• 4.3 CMOS输入缓冲器设计49-53
• 4.3.1 典型的CMOS输入buffer49-50
• 4.3.2 改进的CMOS输入buffer50-53
• 4.4 子ADC的设计53-63
• 4.4.1 子ADC电路结构53-54
• 4.4.2 子ADC中的低功耗设计54-57
• 4.4.3 流水线系统级指标分解57-62
• 4.4.4 行为级建模及验证62-63
• 4.5 时钟系统设计63-71
• 4.6 LVDS输出单元设计71-72
• 4.7 本章小结72-73
• 第五章 双通道时间交织ADC版图设计73-79
• 5.1 版图中的匹配设计73-76
• 5.2 版图中的噪声屏蔽设计76-77
• 5.3 总体版图设计77-78
• 5.4 本章小结78-79
• 第六章 芯片封装与测试79-84
• 6.1 芯片封装形式79-80
• 6.2 测试设备与评估板80-81
• 6.3 测试评估方案81
• 6.4 测试结果81-83
• 6.5 本章小结83-84
• 第七章 总结和展望84-86
• 7.1 总结84-85
• 7.2 展望85-86
• 致谢86-87
• 参考文献87-90
• 攻硕期间取得的研究成果90-91

【参考文献】

中国期刊全文数据库 前10条

1 张昊;师奕兵;王志刚;;时间交替ADC系统的一种动态误差补偿方法[J];仪器仪表学报;2009年11期

2 谢鹏;;高速ADC器件的动态测试技术研究[J];电子元器件应用;2009年09期

3 李玉生;安琪;;基于滤波器组并行交替型ADC系统通道失配误差的分析[J];中国科学技术大学学报;2006年09期

4 王晶;模拟/数字转换技术及其发展趋势[J];微电子学;2005年03期

5 解本钊,林茂六,权太范;另一类幅度非均匀取样信号的数字频谱及补偿算法研究[J];高技术通讯;2001年11期

6 王廷云,初仁欣;多路A/D非均匀采样信号的数字谱分析[J];激光与红外;2000年03期

7 吕洁,莫毅群,罗伟雄;200MHz实时采样系统的设计与实现[J];电讯技术;2000年02期

8 梁志国,朱济杰;数据采集系统通道间延迟时间差的精确评价[J];仪器仪表学报;1999年06期

9 林茂六，黄汉萍，初仁辛;非均匀取样周期信号时间偏差估计算法研究[J];电子学报;1997年09期

10 贺正权，李育林;多通道并列数据采集系统中通道增益误差的分析[J];光子学报;1996年11期

中国博士学位论文全文数据库 前3条

1 叶凡;多通道时间交织模数转换器的校正与集成电路实现方法研究[D];复旦大学;2010年

2 宁宁;基于功耗优化的Pipelined ADC系统结构设计与关键单元研究[D];电子科技大学;2007年

3 吴光林;多通道时间交叉ADC校准技术研究及实现[D];东南大学;2006年

，

本文编号：972120