一种基于Verilog的大整数除法器的实现

发布时间：2017-03-19 02:07

  本文关键词：一种基于Verilog的大整数除法器的实现，由笔耕文化传播整理发布。

【摘要】：随着计算机网络和现代信息技术的蓬勃发展,大整数的除法作为一项基本运算在各种场合扮演着越来越重要的作用。在物理学、生物学和化学等学科的许多研究中,都离不开大整数的除法运算。而在信息安全领域,众多加解密技术如RSA、ECC、DSA以及ElGamal等公钥密码算法更是以大整数的运算为基础的,而大整数的除法运算正是大整数运算的重要组成部分之一,因此,如何快速完成大整数的除法运算,对这些加解密算法起着至关重要的作用。尽管在很多场合下,研究人员更多的是采用C语言或者C++来实现大整数的各项运算算法,但是由于这些加密算法都会运用到芯片的加密程序中,因此大整数除法的硬件实现就显得格外重要了。由于在众多硬件描述语言中,Verilog HDL语言效率高,灵活性强,而且最为常用,因此本文目标是以Verilog HDL语言为基础,实现位宽达到2048位的被除数对除数进行相除的大整数除法器。本文首先对包括除法在内的大整数的运算的重要性及意义做了简明扼要的阐述,并且对从大整数除法得到重视以来科学家们对其的研究与实现所做的大量工作做了一定的介绍。然后对大整数的存储方法以及表示方法进行了说明,接着分析了大整数的加法、减法以及乘法的算法思想及实现思路,并且对常见的几种大整数的除法算法尽行了分析和比较之后,确定使用估商试除法的思想来最终完成大整数除法器的设计。对于估商试除法来说,最关键的一步就是估商的过程,因为对商的估计越准确,后续对商的纠正工作就会越简单,否则,修正商就会浪费大量的时间与空间。因此在对商的估计与修正中,采用了唐纳德.克努特于六十年代提出的估商算法,这个算法可以使估商的误差不大于2,使得整个除法的运算量得到大大简化。本文花了最大篇幅对大整数除法器的实现过程进行了详细的介绍。在确定了采用克努特估商算法联合试除法的思想来设计除法器之后,本文首先明确了整个除法的运算过程和步骤,并以此为基础设计了除法器的主体架构。然后根据大整数除法器的主体架构对各个模块进行了划分,并最终完成设计和验证工作。本文所设计的大整数除法器可以完成被除数位宽为2048位甚至位数更高的大整数的除法运算,另外,由于将大整数转换为2~(64)进制数,使得除法器的运算效率大大提升。
【关键词】：大整数 除法器 Verilog HDL 估商
【学位授予单位】：西安电子科技大学
【学位级别】：硕士
【学位授予年份】：2016
【分类号】：TP332.22
【目录】：

• 摘要5-6
• ABSTRACT6-10
• 符号对照表10-11
• 缩略语对照表11-14
• 第一章 绪论14-18
• 1.1 大整数除法的研究背景及研究意义14-15
• 1.2 国内外研究现状15-16
• 1.3 论文内容的安排16-18
• 第二章 相关基础知识18-36
• 2.1 数论基础知识18-21
• 2.2 对普通除法器的介绍21-22
• 2.2.1 传统的除法器的算法21-22
• 2.2.2 循环型除法器的算法22
• 2.2.3 普通除法器的小节22
• 2.3 大整数的基本运算简介22-25
• 2.3.1 大数的表示方法22-23
• 2.3.2 大整数的加法运算23-24
• 2.3.3 大整数的减法运算24
• 2.3.4 大整数的乘法运算24-25
• 2.4 几种大整数除法的算法25-29
• 2.4.1 牛顿迭代法25-26
• 2.4.2 对求倒数法的改进26-27
• 2.4.3 浮点除法27-28
• 2.4.4 估商试除法28-29
• 2.5 SRAM简介29-33
• 2.5.1 SRAM的结构介绍29-32
• 2.5.2 SRAM的工作原理32-33
• 2.6 本章小结33-36
• 第三章 大整数除法器的实现36-54
• 3.1 Verilog HDL硬件描述语言简介36-37
• 3.1.1 硬件描述语言36
• 3.1.2 Verilog HDL的在数字集成电路设计中的优点36-37
• 3.2 大整数除法器的框架设计37-39
• 3.3 对部分寄存器的介绍和对存储器的要求39-44
• 3.3.1 对部分寄存器的介绍39-43
• 3.3.2 存储器的要求43-44
• 3.4 大整数除法器的模块介绍44-52
• 3.4.1 数零模块44-45
• 3.4.2 小数除法模块45-46
• 3.4.3 大整数乘法控制模块46-47
• 3.4.4 大整数乘法运算模块47-48
• 3.4.5 大整数除法控制模块48-51
• 3.4.6 SRAM控制模块51-52
• 3.5 本章小结52-54
• 第四章 大整数除法器的仿真与验证54-60
• 4.1 验证平台的搭建54-55
• 4.1.1 仿真与验证概述54
• 4.1.2 测试平台的搭建54-55
• 4.2 大整数除法器的功能仿真55-57
• 4.2.1 仿真工具的简介55
• 4.2.2 仿真结果分析55-57
• 4.3 综合与后仿57-58
• 4.4 本章小结58-60
• 第五章 总结与展望60-62
• 5.1 本论文的总结60
• 5.2 对未来的展望60-62
• 参考文献62-64
• 致谢64-66
• 作者简介66-67

【相似文献】

中国期刊全文数据库 前10条

1 郝波，，陈才贤，杨秀敏;一种新型模拟除法器的分析及仿真[J];微电子学与计算机;1996年05期

2 李宏;一种数显模拟除法器及其在测量电路中的应用[J];半导体技术;2001年03期

3 韩国栋,祝瑞玲;一种新型模拟除法器及其应用[J];仪器仪表学报;2001年05期

4 胡振波;曾强辉;毛志刚;张学鹏;;高效乘除法器的设计研究[J];信息技术;2010年03期

5 刘新钰;武金木;宗燕燕;杜洪伟;;除数是127×2~n特殊除法器的研究与实现[J];天津职业技术师范大学学报;2011年03期

6 翟恩贵;时分割模拟乘法器和模拟除法器[J];电测与仪表;1979年08期

7 张资源;;在反馈回路中采用光偶合的简单的模拟除法器[J];集成电路应用;1984年02期

8 钱锋;张惠刚;;如何用除法器组成比值调节系统[J];炼油化工自动化;1984年02期

9 陆凌雷;;除法器比值调节系统设计和使用应注意的几个问题[J];自动化仪表;1987年03期

10 潘文诚;;灵敏度和设计条件能独立控制的简单模拟除法器[J];集成电路应用;1991年06期

中国重要会议论文全文数据库 前1条

1 庄巍;刘衡竹;杨惠;;基数分离的快速定点SIMD除法器[A];第十五届计算机工程与工艺年会暨第一届微处理器技术论坛论文集（A辑）[C];2011年

中国重要报纸全文数据库 前1条

1 青海 李春林 编译;用少量元件构造模拟除法器[N];电子报;2012年

中国硕士学位论文全文数据库 前7条

1 庞勇;一种基于Verilog的大整数除法器的实现[D];西安电子科技大学;2016年

2 张仁杰;关于除法器的FPGA算法实现[D];吉林大学;2007年

3 刘冀;高性能CPU中除法器的设计[D];同济大学;2007年

4 解鸿国;CMOS电流乘除法器及其应用研究[D];广西师范大学;2012年

5 安然;基于FPGA的除法器的设计和实现[D];成都理工大学;2011年

6 朱国勇;可重组整数单元的研究与设计[D];华北电力大学（北京）;2008年

7 葛亮;一种定点运算部件的设计与实现[D];中国科学院研究生院（计算技术研究所）;2002年

  本文关键词：一种基于Verilog的大整数除法器的实现，由笔耕文化传播整理发布。

本文编号：255368