八位处理器的设计与验证

发布时间：2017-03-19 12:01

  本文关键词：八位处理器的设计与验证，由笔耕文化传播整理发布。

【摘要】：CPU作为SOC芯片的最关键最核心的模块在SOC体系结构中发挥着决定性的作用。目前关于CPU的研究都在向着低功耗多核心和高位宽方向发展,但是对于低位宽微型控制核心CPU与复杂芯片中协处理器的低功耗与高速的研究却相对缺乏。在工程中,由于协处理器运算能力低下造成芯片性能无法达到预期的现象十分普遍。同时作为IC前端开发的另一个重要环节,验证对芯片流片成功率有着重要影响,而且在大规模芯片前端开发中,验证流程消耗时间占到全芯片开发流程时间的70%。综上所述,本文旨在提出一款高速低功耗八位CPU来满足工程中对协处理器和微型控制器的性能需求,本文提出的CPU设计方法摒弃了传统的同步设计技术,对核心组件ALU采用了异步设计。异步设计由于其架构特点具有很好的功耗控制能力,而且因为不受到时钟限制所以不存在关键路径问题,这一特性保证了异步设计的高速性。同时针对此款CPU,本文提出一种针对SOC技术的系统级验证平台。此验证平台采用基于UVM的VIP(验证产权核)复用技术。UVM验证方法学是目前业界最新的验证方法它具有高效性和可复用性等优点。相比传统验证平台本平台不但继承了UVM验证方法学的优点,而且因为VIP(验证产权核)对SOC设计中的IP具有针对性和封装性,所以同时本验证平台具有良好的复用性和针对性。本文对所设计ALU进行了测试,针对本文提出的“A+B”指令组合进行了穷举验证,结果表明对于所有“A+B”指令组合本CPU的处理延迟时间均比原有同步逻辑设计的CPU要小,这一结果也在流片后的测试中进行了印证,在EDA工具PTPX的仿真中ALU的功效(DMIPS/mw)由原有型号的0.73提高到1.82。在验证环节,本文提出的系统级验证平台将代码覆盖率从原有平台的94.5%提升到99%,功能覆盖率从96.3%提升到100%。本文提出的设计结构和验证平台均得到实验和测试的验证,前期所提出的需求也得到了满足。但是由于异步设计的复杂性带来的不利于验证,开发时间长等缺点也是需要在下一步研究中改进的地方。采用了本CPU为控制核心的八位MCU芯片已经在TSMC 180nm工艺流片成功,通过功能测试已经在部分产品中量产。
【关键词】：CPU 异步电路 低功耗 流水线 UVM
【学位授予单位】：北京工业大学
【学位级别】：硕士
【学位授予年份】：2015
【分类号】：TP332

  本文关键词：八位处理器的设计与验证，，由笔耕文化传播整理发布。

本文编号：255983