基于FPGA的浮点乘加融合部件的研究及算法

发布时间：2017-03-24 01:02

  本文关键词：基于FPGA的浮点乘加融合部件的研究及算法，，由笔耕文化传播整理发布。

【摘要】：随着国内高性能CPU的快速发展,研究具有高精度的浮点乘加融合部件对推动高性能处理器的研究具有重要意义。然而国内对浮点乘加部件的研究和国外的水平仍存在一定差距,还有很大的发展空间。本论文旨在降低浮点运算的延时,提升速度,通过深入分析现今浮点乘加融合思想与结构,完成了对浮点乘加融合体系结构的设计。论文通过对系统结构模块化,把系统分为以下主要模块:解码模块,乘法器模块,加法器模块,前导1预测模块,规格化和舍入模块等,且主要通过设计前导1预测环节中的关键算法来完成降低延时的目的,最后对各个模块进行综合仿真,并在Altera公司的DE2平台上进行仿真实现。论文的重要创新点在于设计三操作数前导1预测算法。在这一模块先是分析了当前两操作数前导1预测算法的编码规则,并深入探讨了其存在的不足,并针对这一不足,在FPGA平台上设计了能够直接处理三操作数的前导1预测算法的完整实现方案,可以有效降低关键路径延时和功耗。论文重点设计出了三操作数的编码树结构和预测算法的预编码规则,通过在FPGA硬件验证平台上对系统结构合理模块化,且采用硬件描述语言VerilogHDL对部分功能进行编程,优化了设计过程,最后对仿真结果进行了分析。仿真结果表明,设计完成的算法结构较传统算法在关键路径延时上减少36.15%,功耗降低39.20%。最后,在浮点乘加部件的基础上完成了浮点乘加融合系统结构的设计,并利用FPGA技术实现了乘加融合模块的仿真。通过仿真实现来验证各部件结果,由验证结果可知,由此设计出来的浮点乘加融合结构有效的降低了延时,提升了速度。
【关键词】：浮点乘加融合 前导1预测算法 三操作数 VerilogHDL
【学位授予单位】：河北工业大学
【学位级别】：硕士
【学位授予年份】：2015
【分类号】：TP332.2
【目录】：

• 摘要5-6
• ABSTRACT6-9
• 第一章 绪论9-15
• 1.1 国内外研究概况9-13
• 1.1.1 浮点乘法器和浮点加法器9-11
• 1.1.2 浮点乘加融合的发展11-13
• 1.2 研究与实现意义13-14
• 1.3 论文研究内容14
• 1.4 论文主要贡献14-15
• 第二章 64位浮点乘加融合体系结构15-19
• 2.1 浮点运算基础的介绍15-17
• 2.1.1 浮点数据格式15-16
• 2.1.2 浮点运算中基本概念16-17
• 2.2 浮点乘加融合系统结构17-18
• 2.3 本章小结18-19
• 第三章 三操作数前导1预测算法的设计与性能分析19-39
• 3.1 前导1预测算法的结构19-20
• 3.2 浮点乘加运算中传统预测算法20-21
• 3.3 三操作数前导1预测算法设计与实现21-35
• 3.3.1 三操作数的预编码规则21-25
• 3.3.2 预编码规则的硬件实现方案25-30
• 3.3.3 编码树电路的逻辑规则30-35
• 3.4 仿真验证35-36
• 3.5 两操作数与三操作数的前导1预测算法的性能分析36-37
• 3.6 本章小节37-39
• 第四章 浮点乘加融合体系结构的设计39-53
• 4.1 解码模块39-41
• 4.2 乘加器设计41-50
• 4.2.1 部分积符号扩展和部分积的形成42-43
• 4.2.2 部分积的形成设计43-44
• 4.2.3 部分积选择器44-46
• 4.2.4 3：2CSA和 4：2CSA设计46-50
• 4.3 对阶移位50-52
• 4.4 舍入模块52
• 4.5 本章小结52-53
• 第五章 浮点乘加融合系统仿真综合验证53-59
• 5.1 浮点乘加融合体系结构53-54
• 5.2 浮点乘加融合--模块仿真验证54-58
• 5.2.1 操作数解码模块验证54-56
• 5.2.2 乘加器各模块仿真验证56-58
• 5.2.3 161位移位器验证58
• 5.2.4 前导1预测验证58
• 5.3 本章小结58-59
• 第六章 总结与展望59-61
• 6.1 总结59-60
• 6.2 展望60-61
• 参考文献61-63
• 附录63-67
• 攻读学位期间所取得的相关科研成果67-69
• 致谢69-70

【参考文献】

中国期刊全文数据库 前5条

1 张小妍;邵杰;;高速浮点运算单元的FPGA实现[J];信息化研究;2009年11期

2 刘诗斌,高德远,樊晓桠,李树国;嵌入式微处理器运算器设计[J];航空电子技术;1999年03期

3 蒋勇;罗玉平;马晏;叶新;;基于FPGA的32位并行乘法器的设计与实现[J];计算机工程;2005年23期

4 赵霞;杨茜;;基于进位存储加法器的数字滤波器的设计[J];黑龙江科技信息;2012年29期

5 周昔平,高德远,樊晓桠;乘累加运算器的高性能解决方案[J];微电子学与计算机;2002年11期

  本文关键词：基于FPGA的浮点乘加融合部件的研究及算法，由笔耕文化传播整理发布。

本文编号：264835