CAMPER：一种高效能处理器核体系结构关键技术研究与实现

发布时间：2020-12-10 23:47

　　随着计算机软硬件技术的不断进步,高性能计算领域迅猛发展;高性能计算领域的迅猛发展同时又对高性能微处理器不断提出新的需求。实现未来的超高性能计算机,硬件技术、体系结构、编程模型、算法、应用、工具等多个环节都面临着来自性能、功耗、可靠性等多个因素的挑战。处理器核的体系结构直接决定了处理器的性能、功耗、可靠性等特性,并且对系统编程模型、算法及应用都有显著的影响。本文针对未来高性能计算所面临的性能、功耗、可靠性等挑战,研究并提出一种高效能处理器核体系结构CAMPER（Core Architecture with Multi-thread,Power-Efficiency and Reliability）。CAMPER核基于一种精简的EPIC（Explicit Parallel Instruction Computing）处理器体系结构设计,并扩展多线程和向量技术,利用先进的低功耗设计和高可靠性技术,在原型样片TENT中实现。本文的主要贡献和创新点有:1.设计了一种精简的EPIC体系结构,作为CAMPER的基准结构。提出了一种顺序发射、顺序执行、顺序提交、乱序完成的锁步执行模型（In-order... 

【文章来源】：国防科技大学湖南省 211工程院校 985工程院校

【文章页数】：129 页

【学位级别】：博士

【部分图文】：

超标量发射宽度与IPC和硬件复杂度的关系

1. 2 论文组织结构研究背景和研究思构。效能流水线技术、设计技术的相关研精简核设计。介绍结构的设计，以及量扩展技术。介绍所做的向量指令集其进行了性能分析术。介绍了体系结对低功耗设计效果术。介绍了 CAM错执行模型。了以 CAMPER 核构

已经从指令级并行性开发转到任务的限制导致无法使用更加激进的指数据中心等应用领域，系统运营的主外，功耗的增加会使处理器的可靠理器的发展已不再单纯的追求性能[20]。用处理器中，高效能流水线设计的25]和 Intel 公司的 ITANIUM2 处理器。器流水线结构 公司 2007 年发布的一款高效能理器核，每个核支持 2 个硬件线程，B 私有一级数据 Cache 和 4MB 私有示。

【参考文献】：
期刊论文
[1]CSP多核处理器芯片的低功耗设计[J]. 高军,王永文,郭维,黄安文.  上海交通大学学报. 2013(01)
[2]基于线程级的同时多线程处理器功耗评估[J]. 张朝中,何立强,徐晓东.  计算机工程. 2010(14)
[3]缓解同时多线程结构中线程对关键资源的竞争[J]. 印杰,江建慧.  计算机科学. 2010(03)
[4]一种支持同时多线程的VLIW DSP架构[J]. 沈钲,孙义和.  电子学报. 2010(02)
[5]龙芯2号处理器的同时多线程设计[J]. 李祖松,许先超,胡伟武,唐志敏.  计算机学报. 2009(11)
[6]面向实时流处理的多核多线程处理器访存队列[J]. 田杭沛,高德远,樊晓桠,朱怡安.  计算机研究与发展. 2009(10)
[7]SpMT WaveCache:开发数据流计算机中的推测多线程[J]. 裴颂文,吴百锋.  计算机学报. 2009(07)
[8]多核多线程处理器二级Cache预取结构的设计[J]. 杨可,樊晓桠,王党辉.  计算机工程与应用. 2009(10)
[9]同时多线程处理器上的Cache性能分析与优化[J]. 隋秀峰,吴俊敏,陈国良.  小型微型计算机系统. 2009(01)
[10]面向多线程多道程序的加权共享Cache划分[J]. 所光,杨学军.  计算机学报. 2008(11)

博士论文
[1]纳米集成电路软错误分析与缓解技术研究[D]. 孙岩.国防科学技术大学 2010
[2]多核微处理器容软错误设计关键技术研究[D]. 龚锐.国防科学技术大学 2008
[3]超深亚微米微处理器漏流功耗的体系结构级优化技术研究[D]. 张承义.国防科学技术大学 2006
[4]面向动态二进制翻译的动态优化和微处理器体系结构支撑技术研究[D]. 唐遇星.国防科学技术大学 2005

硕士论文
[1]EPIC体系结构研究与流水线设计及实现[D]. 高军.中国人民解放军国防科学技术大学 2002



本文编号：2909504