基于FINFET工艺的ASIC后端物理设计

发布时间：2017-04-09 15:22

  本文关键词：基于FINFET工艺的ASIC后端物理设计，由笔耕文化传播整理发布。

【摘要】：随着半导体工艺的特征尺寸不断减小,器件出现了短沟道效应。该效应使器件在亚阈值时漏电流增大,并且使器件的阈值电压也随之降低,最终导致器件组成的芯片功耗增大和性能下降。为了达到提高芯片性能和降低功耗的目的,台积电和三星在近年来研发出了FINFET工艺。同时作为芯片设计与工艺制造的纽带,后端物理设计变得尤为关键。本论文研究的课题是基于FINFET工艺的后端物理设计。本论文通过使用流程化设计软件和后端设计的EDA工具完成了,一款基于FINFET工艺的加速处理器中,位于显示核心区域的模块后端物理设计。论文通过对硬核不同布放的版图的标准单元端口热点图以及布局后得到的有关利用率、拥塞程度和时序预估的数据,最终得出了模块版图的硬核布放方案。论文还通过使用公式计算的方法,并结合对电源网络的电压降与电迁移要求的分析,最终得到了该模块的电源规划。在布局阶段,设计完成了对特殊物理单元的插入和标准单元的布放,并通过使用全局布线的方法得到了布局的拥塞程度和建立时间的时序预估。在时钟树的综合阶段,论文设计了基于不同时钟偏差的多组对比试验,并分析了实验后所得的数据的结果,其结果包括拥塞程度、布线后的DRC以及时序报告,最终得到了该模块的最佳的时钟偏差设置。在模块布线完成后,论文通过研究FINFET工艺的设计规则要求,找出了修复设计规则违规的方法,最终使模块满足了设计要求。在完成布线后,论文还分析了可制造性中天线效应、通孔电阻的可靠性及金属过蚀问题,并得出了相应问题的修复方法。论文设计通过在UPF文件中定义使用门控单元的方法,完成了电源关断技术即产生了可关断电压和常开电压两种电压域的供电网络,达到了低功耗设计的要求。论文研究了双重曝光技术的设计规则,并使用多边环形检查法完成了模块对双重曝光技术的设计规则检查。论文还提出了修复违反该规则的方法。论文还通过实验得出了时序检查的签核端角。论文中通过对时序报告的分析,完成了转换时间、最大负载电容、建立时间和保持时间违规问题的修复。在修复时序违例、设计规则问题和功耗问题后,论文的设计最终达到了签核的标准。
【关键词】：FINFET工艺 布局布线 低功耗 静态时序分析 ASIC
【学位授予单位】：西安电子科技大学
【学位级别】：硕士
【学位授予年份】：2016
【分类号】：TP332
【目录】：

• 摘要5-6
• ABSTRACT6-10
• 符号对照表10-11
• 缩略语对照表11-14
• 第一章 绪论14-16
• 1.1 课题背景14-15
• 1.2 课题来源15
• 1.3 论文结构15-16
• 第二章 FINFET版图及特性的分析16-22
• 2.1 短沟道效应及其影响16-18
• 2.2 FINFET版图18-19
• 2.3 FINFET特性19-20
• 2.4 本章小结20-22
• 第三章 后端设计流程及其建立22-28
• 3.1 后端流程化设计的研究22-23
• 3.2 EDA工具及相关文件23-27
• 3.3 本章小结27-28
• 第四章 基于FINFET工艺的后端设计28-66
• 4.1 后端设计流程建立28-29
• 4.2 布图规划29-41
• 4.2.1 设计模块的大小规划29-30
• 4.2.2 模块内硬核的布放30-33
• 4.2.3 模块的电源规划33-41
• 4.3 布局规划41-51
• 4.3.1 特殊物理单元布局41-43
• 4.3.2 标准单元布局43-47
• 4.3.3 扫描链重组47-51
• 4.4 时钟树综合51-57
• 4.4.1 时钟定义及设置52-53
• 4.4.2 时钟网络设计53-57
• 4.5 模块布线规划57-64
• 4.5.1 布线规划58
• 4.5.2 设计规则检查和可制造性检查58-61
• 4.5.3 双重曝光技术及其设计规则问题61-64
• 4.6 本章总结64-66
• 第五章 ECO阶段的时序与功耗分析66-78
• 5.1 静态时序分析及修复66-75
• 5.2 模块的功耗分析75-77
• 5.3 本章总结77-78
• 第六章 总结与展望78-80
• 6.1 论文总结78-79
• 6.2 课题展望79-80
• 参考文献80-82
• 致谢82-84
• 作者简介84-85

【相似文献】

中国期刊全文数据库 前10条

1 杨磊;孙丰刚;柳平增;孙赛赛;;芯片层次化物理设计中的时序预算及时序收敛[J];计算机与数字工程;2011年10期

2 杨洪艳;牛伟;吴武臣;;无线火灾监测系统中微处理器芯片的物理设计[J];现代电子技术;2013年16期

3 JIM MARTENS,王正华;EDA工具:物理设计的再利用改进了线路板的设计[J];今日电子;1999年08期

4 赵继业;杨旭;;纳米级工艺对物理设计的影响[J];中国集成电路;2008年08期

5 郑峗,刘伟平;深亚微米物理设计的挑战与方法[J];中国集成电路;2004年06期

6 唐有情;;纳米级工艺下系统级芯片的物理设计[J];中国科技信息;2010年05期

7 周强,蔡琪,洪先龙,蔡懿慈;PhyD-XML:VLSI物理设计数据标记语言设计与实现[J];计算机辅助设计与图形学学报;2003年07期

8 黎铁军,宋廷强,李思昆;一种基于组的时序驱动布局规划方法[J];计算机工程与科学;2005年09期

9 王伟;刘成;侯立刚;张健;吴武臣;;光栅测量系统芯片后端物理设计与实现[J];微电子学;2007年04期

10 孟少鹏;马强;;电源关断技术在导航芯片的物理设计实现[J];中国集成电路;2014年04期

中国重要会议论文全文数据库 前5条

1 刘力轲;游定山;杨佳;元国军;沈华;;集合通信芯片物理设计阶段的验证方法[A];第十五届计算机工程与工艺年会暨第一届微处理器技术论坛论文集（A辑）[C];2011年

2 熊旭亚;李忠良;缪正强;;西安脉冲堆参数查询软件物理设计[A];全国第六届核仪器及其应用学术会议论文集[C];2007年

3 夏婷婷;赵振宇;陈吉华;孙秀秀;莫凡;;一种基于预布局的时序优化方法[A];第十六届计算机工程与工艺年会暨第二届微处理器技术论坛论文集[C];2012年

4 邢士林;徐克尊;凤任飞;武淑兰;;一个高分辨快电子能量损失谱仪供电系统的物理设计和应用[A];第7届全国核电子学与核探测技术学术年会论文集（一）[C];1994年

5 代志勇;文龙;邓建军;章林文;丁伯南;;神龙Ⅰ直线感应加速器多功能腔物理设计[A];中国工程物理研究院科技年报（2000）[C];2000年

中国重要报纸全文数据库 前2条

1 胡伟武;“龙芯”的成长日记[N];人民日报;2004年

2 胡伟武;龙芯1号研发纪事[N];计算机世界;2002年

中国博士学位论文全文数据库 前3条

1 李康;VLSI物理设计中布局及有约束的布局优化[D];电子科技大学;2010年

2 南国芳;VLSI物理设计中关键问题求解的算法研究[D];天津大学;2004年

3 吕冬明;基于自主嵌入式处理器的半自定制物理设计方法研究[D];浙江大学;2009年

中国硕士学位论文全文数据库 前10条

1 吴远民;ASIC芯片的block-level的物理设计与研究[D];贵州大学;2016年

2 高明;28nm工艺下双核Cortex-A9处理器芯片的物理设计[D];东南大学;2016年

3 李寿萍;纳米工艺下高密度物理设计的时序优化方法[D];国防科学技术大学;2015年

4 程伟;40纳米工艺下高性能DSP内核的物理设计与优化[D];国防科学技术大学;2015年

5 白琛;40纳米工艺乘法部件的物理设计与优化[D];国防科学技术大学;2015年

6 孙书娟;高性能DSP内核的综合优化与验证[D];国防科学技术大学;2015年

7 磨明娟;基于28nm某芯片的AHB物理设计和动态功耗优化[D];西安电子科技大学;2016年

8 王超奇;基于FINFET工艺的ASIC后端物理设计[D];西安电子科技大学;2016年

9 孔昕;YAK SOC芯片的物理设计研究[D];北京工业大学;2010年

10 郭欢;高师物理设计性实验教学的研究与思考[D];东北师范大学;2008年

  本文关键词：基于FINFET工艺的ASIC后端物理设计，，由笔耕文化传播整理发布。

本文编号：295568