基于GPU-like和GPU-CPU架构的异构片上网络的设计与研究

发布时间：2017-04-11 07:06

  本文关键词：基于GPU-like和GPU-CPU架构的异构片上网络的设计与研究，由笔耕文化传播整理发布。

【摘要】：进入二十一世纪以来,多核处理器的设计发展迈向了两种不同的方向:一种是保持应用总体按序执行的CPU,另一种则是更适用于并行计算的GPU。GPU自诞生伊始便在浮点计算性能上超越了CPU,GPU并行执行与CPU顺序执行性能之间巨大的鸿沟使得大量的程序开发人员将程序中计算密集型的部分交付给GPU进行计算。计算机体系结构已经从传统的多核CPU-like时代跨越到多核GPU-like和GPU-CPU异构时代。而当前设计的处理器芯片大都通过片上网络来访问共享资源,因此片上网络的配置对其性能和功耗有着重要影响。近期提出的异构片上网络不仅其性能进一步接近于传统的有缓冲区片上网络,而且其面积开销和功耗也明显下降。然而,面向GPU-like架构和GPU-CPU异构体系结构的异构片上网络设计目前尚未深入研究。GPU-like架构和GPU-CPU架构芯片为片上网络的设计提出了新的挑战。其一,Dennard定律的终结引发了处理器多核时代的暗硅问题,芯片的功耗限制使芯片上的晶体管点亮的数目达到了极限,导致处理器核心仅能在较短的时间里全部激活,大部分时间内,一些处理器核心区域无法激活,处于黑暗状态。而片上网络功耗在芯片整体功耗中比重很高,这驱使我们尽量降低片上网络的功耗,为核心保留更多的功耗预算。其二,与CPU相比,GPU线程数量更多,并行度高,这种特性使得GPU与末级高速缓冲存储器和存储控制器间的指令与数据交换更加频繁。基于CPU多核处理器的片上网络上的交通比较平均,而基于整合了GPU和CPU异构芯片的片上网络上的交通热点相对更集中,GPU迥异于CPU的特性改变了片上网络中的交通特征。如何使异构片上网络得以适应新型的GPU-like和GPU-CPU架构是当前亟待解决的问题。为此,本文首先针对芯片的暗硅问题,基于GPU-like芯片按照GPGPU负载对暗硅的适应程度将其分为暗硅敏感型、暗硅迟钝型和暗硅适应型三类。通过分析不同放置方式的异构片上网络对负载性能和片上网络功耗的影响,来探究异构片上网络对GPU-like芯片暗硅程度的影响。实验结果显示,相比于传统的有缓冲区片上网络,异构片上网络可以有效降低GPU-like芯片的暗硅程度,使芯片至少可以在额定功耗预算下多激活一个处理器核心。对于暗硅敏感型负载,在额定功耗预算下,使用异构片上网络至少提升了10%的性能,为额定功耗预算下片上网络类型的选择提供了参考。其次,基于GPU-CPU架构芯片,通过调整有缓冲区和无缓冲区路由器的放置方式,对多种基于"热土豆"路由的静态异构片上网络的性能和功耗进行了评估,实验结果对于进一步探索片上互联的设计空间是大有裨益的。最后,本文提出一种面向异构片上网络的基于信用的单向流控机制(UFC)来控制网络拥塞,从而保证有缓冲区路由器始终有空闲的缓冲区保存来自于相邻无缓冲区路由器的分片。实验结果显示,相比于"热土豆"路由,UFC可以将异构片上网络的性能平均提升14.1%,而网络的功耗平均提升仅有5.3%。
【关键词】：GPU 片上网络 异构性 拓扑结构 流量控制
【学位授予单位】：北京工业大学
【学位级别】：硕士
【学位授予年份】：2015
【分类号】：TP332
【目录】：

• 摘要4-6
• Abstract6-10
• 第1章 绪论10-18
• 1.1 课题背景和研究意义10-13
• 1.1.1 选题背景10-11
• 1.1.2 研究意义11
• 1.1.3 研究内容11-13
• 1.2 国内外研究现状13-17
• 1.2.1 无缓冲区片上网络13-16
• 1.2.2 异构片上网络16
• 1.2.3 片上网络流量控制机制16-17
• 1.3 论文的结构安排17-18
• 第2章 多核处理器与片上网络18-32
• 2.1 引言18
• 2.2 多核处理器18-21
• 2.2.1 多核处理器基础18-20
• 2.2.2 多核处理器的应用20-21
• 2.3 片上网络21-31
• 2.3.1 片上网络基础21-22
• 2.3.2 片上网络拓扑结构22-24
• 2.3.3 片上网络交换机制24-25
• 2.3.4 片上网络虚拟通道25-26
• 2.3.5 片上网络路由算法26-31
• 2.4 本章小结31-32
• 第3章 从片上网络异构性的角度对暗硅程度缓解的探究32-42
• 3.1 引言32
• 3.2 动机32-33
• 3.3 实验环境33-35
• 3.4 实验结果与分析35-40
• 3.4.1 片上网络功耗分析35-37
• 3.4.2 程序性能分析37-39
• 3.4.3 固定功耗预算下片上网络类型的选择39-40
• 3.5 本章小结40-42
• 第4章 基于GPU-CPU架构的异构片上网络及流量控制设计42-56
• 4.1 引言42
• 4.2 静态异构片上网络设计42-45
• 4.2.1 无缓冲区路由器设计42-43
• 4.2.2 有缓冲区路由器设计43-44
• 4.2.3 有缓冲区路由器及无缓冲区路由器的放置方式44-45
• 4.3 单向流量控制机制45-47
• 4.3.1 面向异构片上网络的基于信用的流量控制机制45-46
• 4.3.2 单向流量控制机制描述46-47
• 4.3.3 死锁与活锁47
• 4.4 实验结果与分析47-55
• 4.4.1 实验环境47-48
• 4.4.2 基准测试程序48-49
• 4.4.3 度量标准49-50
• 4.4.4 实验结果50-55
• 4.5 本章小结55-56
• 结论56-58
• 参考 文献58-64
• 攻读硕士学位期间所取得的成果64-66
• 致谢66

【参考文献】

中国期刊全文数据库 前1条

1 欧阳一鸣;张一栋;梁华国;黄正峰;常郝;;基于虚通道故障粒度划分的3D NoC容错路由器设计[J];计算机研究与发展;2014年09期

  本文关键词：基于GPU-like和GPU-CPU架构的异构片上网络的设计与研究，由笔耕文化传播整理发布。

，

本文编号：298556