基于MIPS64指令子集的RISC处理器的设计与实现

发布时间：2017-04-20 09:05

  本文关键词：基于MIPS64指令子集的RISC处理器的设计与实现，，由笔耕文化传播整理发布。

【摘要】：MIPS是世界上很流行的一种RISC处理器,它采用精简指令系统来设计芯片。和英特尔采用的复杂指令系统相比,RISC具有设计更简单、设计周期更短等优点,并可以应用更多先进的技术,开发更快的下一代处理器。MIPS处理器在嵌入式领域得到了广泛的应用,因此设计更加高效的MIPS处理器有着重要的实用价值和经济意义。本文以MIPS处理器作为研究对象,以提高处理器的性能为目标,主要实现了具有六级流水线的64位MIPS处理器。具体工作包含以下方面:第一,研究了MIPS64指令集与MIPS32指令集的兼容性问题。分析了传统的五级流水线处理器的时序瓶颈,提出六级流水线处理器的设计思路。对六级流水线处理器中的数据冲突和控制冲突的问题进行简要描述,并给出解决方案,最终基于MIPS64指令集的子集实现一个完整的六级流水线的MIPS处理器。第二,在Modelsim中使用设计好的指令序列对处理器进行功能仿真。采用Quartus II对处理器设计进行逻辑综合。处理器最终在Altera公司的DE2开发板上运行测试。经验证,该处理器设计合理、功能正确,在DE2开发板上的时钟频率可达81.7MHZ。第三,研究了cache的结构,提出了两级数据cache和指令cache的设计思路,并对cache的工作原理和状态转换进行了详细论述。
【关键词】：RISC体系结构 MIPS处理器 六级流水线 cache
【学位授予单位】：南京航空航天大学
【学位级别】：硕士
【学位授予年份】：2015
【分类号】：TP332
【目录】：

• 摘要4-5
• ABSTRACT5-12
• 第一章 绪论12-20
• 1.1 研究背景12-13
• 1.2 研究现状13-16
• 1.2.1 RISC处理器和CISC处理器13-15
• 1.2.2 MIPS处理器15-16
• 1.3 基于FPGA的设计流程16-18
• 1.4 本文的主要内容和贡献18
• 1.5 论文结构18-20
• 第二章 MIPS处理器相关技术20-29
• 2.1 冯·诺伊曼结构和哈佛结构20-21
• 2.2 MIPS指令集21-23
• 2.2.1 MIPS指令格式21-22
• 2.2.2 MIPS指令分类22
• 2.2.3 MIPS指令寻址方式22-23
• 2.3 流水线技术23-25
• 2.3.1 处理器中的流水线技术23-24
• 2.3.2 流水线中的问题24-25
• 2.4 高速缓存（cache）技术25-28
• 2.4.1 cache的映射方式26-27
• 2.4.2 cache的写操作策略27-28
• 2.5 本章小结28-29
• 第三章 64位MIPS处理器的设计与实现29-49
• 3.1 64位MIPS处理器指令集29
• 3.2 流水线处理器阶段的划分29-32
• 3.3 流水线处理器中冲突的解决方法32-37
• 3.3.1 数据冲突的解决方法32-35
• 3.3.2 控制冲突的解决方法35-37
• 3.4 处理器数据通路的部件设计37-48
• 3.4.1 取指阶段的部件设计37-38
• 3.4.2 译码阶段的部件设计38-41
• 3.4.3 选择阶段的部件设计41-44
• 3.4.4 执行阶段的部件设计44-47
• 3.4.5 访存阶段的部件设计47
• 3.4.6 写回阶段的部件设计47-48
• 3.5 本章小结48-49
• 第四章 处理器的验证49-61
• 4.1 验证工具及平台介绍49-50
• 4.2 系统功能仿真50-54
• 4.3 重要模块综合54-58
• 4.3.1 控制模块的综合54-56
• 4.3.2 数据通路模块综合56-58
• 4.4 板级验证与系统性能58-60
• 4.4.1 板级验证58-60
• 4.4.2 系统性能60
• 4.5 本章小结60-61
• 第五章 高速缓存的设计61-70
• 5.1 高速缓存的整体架构61-62
• 5.2 高速缓存的具体设计62-68
• 5.2.1 一级指令cache设计62-64
• 5.2.2 一级数据cache设计64-65
• 5.2.3 二级指令cache和二级数据cache的设计65-68
• 5.3 高速缓存对指令执行的影响68-69
• 5.3.1 一级指令cache缺失对处理器的影响68
• 5.3.2 一级数据cache缺失对处理器的影响68-69
• 5.4 本章小结69-70
• 第六章 总结与展望70-71
• 6.1 总结70
• 6.2 展望70-71
• 参考文献71-75
• 致谢75-76
• 在学期间的研究成果及发表的学术论文76

【相似文献】

中国期刊全文数据库 前5条

1 王一利;施冬云;;基于64位RISC处理器的片上系统芯片(SOC)设计及应用简介[J];集成电路应用;2004年08期

2 李云;张盛兵;;32位RISC处理器中可配置乘法器的设计[J];微电子学与计算机;2007年08期

3 徐科;杨雪飞;朱柯嘉;闵昊;;利用Aptix硬件仿真器对32位嵌入式RISC处理器的硬件验证[J];中国集成电路;2002年12期

4 吴忠民,魏平;采用RISC处理器实现光学Hadamard编码成像的实时解码[J];红外与激光工程;1997年02期

5 ;[J];;年期

中国博士学位论文全文数据库 前1条

1 辛明瑞;面向空间应用的容错RISC处理器体系结构研究[D];西北工业大学;2006年

中国硕士学位论文全文数据库 前2条

1 刘晓燕;一种RISC处理器指令集模拟器的设计与实现[D];国防科学技术大学;2014年

2 孙巧稚;基于MIPS64指令子集的RISC处理器的设计与实现[D];南京航空航天大学;2015年

  本文关键词：基于MIPS64指令子集的RISC处理器的设计与实现，由笔耕文化传播整理发布。

本文编号：318324