CPU/FPGA混合架构上硬件线程执行机制的研究

发布时间：2021-09-30 16:31

　　软硬件混合架构是可重配置计算的重要形式,是结合CPU与FPGA可重构设备的一类处理器架构。它能够为各种应用程序提供硬件加速能力、软件解决方案,有较好的性能与灵活性。然而操作系统以及各种软件对可重配置计算平台的支持还很不完善,很难充分使用硬件加速带来的优点,主要困难来源于可重配置计算机的两个缺陷。首先是可重配置计算机的设计方法比较复杂,将一个设计转换成机器理解的配置信息还不能自动化。其次是可重配置应用程序和系统软件的运行过程中需要额外的通信工作。为了解决以上问题,本文试图利用Scratch-Pad存储器,在CPU/FPGA混合架构做软硬件协同设计,提供以Scratch-Pad作为共享数据存储区的硬件线程,提升软件硬件化的方便性,并减少软硬件之间的通信量。本文提出了一个CPU/FPGA混合架构上引入Scratch-Pad存储器的新型硬件架构,以Scratch-Pad作为片内高速数据存取区。首先将Scratch-Pad作为线程之间的共享内存,设计了在该架构上的硬件线程模型,该硬件线程能通过硬件逻辑来执行,将线程中运算量较大的部分分配给硬件完成,其他的部分交给CPU作为软件线程执行。软件线程控... 

【文章来源】：浙江大学浙江省 211工程院校 985工程院校 教育部直属院校

【文章页数】：78 页

【学位级别】：硕士

【部分图文】：

普通FPGA的结构


本文编号：3416250