多核缓存系统优化及评测研究
发布时间：2021-10-17 17:56
随着多核及众核技术的不断发展,处理器与主存之间的延时和带宽差距越来越大。为了缓解这一差距,多级缓存系统已成为现代多核／众核处理器设计中不可或缺的一部分,并且变得越来越复杂。由于缓存系统性能对于程序整体执行性能至关重要,因此,多核缓存系统优化及评测工作一直以来都是计算机体系结构研究的热点和重点之一。当前多核缓存系统相关研究主要集中在以下四个方面。第一、针对现有多核缓存系统的软件优化,包括程序局部性优化和软件数据预取技术等。第二、针对现有多核缓存系统的评测工作,主要为软件优化提供支持。第三、针对多核缓存系统硬件设计的优化,主要关注硬件缓存如何组织设计从而进一步提高缓存系统性能。第四、针对多核缓存系统硬件设计的评测工作,主要基于多核（缓存）模拟器评测平台。然而现有多核缓存系统优化及评测工作仍然存在一些缺点与不足。首先,当前针对现有众核缓存系统评测工作主要采用基于持续时间较长事件的微基准测试方法,对缓存系统延时和带宽进行评测,而忽略了数据预取相关的缓存微体系结构特征评测。并且这些微基准测试评测方法并未系统考虑可能对微基准测试行为造成干扰的影响因素。其次,现有软件预取工作从来没有考虑数据预取时多...
【文章来源】：复旦大学上海市 211工程院校 985工程院校 教育部直属院校
【文章页数】：130 页
【学位级别】：博士
【文章目录】：
摘要
ABSTRACT
第一章 引言
1.1 多核缓存系统研究背景及意义
1.2 工作动机及相关研究
1.2.1 现有体系结构评测工作
1.2.2 数据预取等缓存系统优化工作
1.2.3 多核缓存模拟器相关工作
1.3 本文主要工作及贡献
1.4 本文结构安排
第二章 现有众核缓存微体系结构评测
2.1 引言
2.2 Intel Xeon Phi众核处理器背景知识
2.2.1 Xeon Phi众核体系结构
2.2.2 软件编程环境
2.3 工作动机及相关研究
2.4 缓存微体系结构评测方法
2.4.1 极短时间事件评测方法
2.4.2 评测影响因素及设计原则
2.5 微基准测试实现及评测结果
2.5.1 延时评测
2.5.2 软件预取评测
2.5.3 硬件预取评测
2.5.4 片外访存带宽评测
2.5.5 缓存微体系结构评测参数汇总
2.6 讨论
2.7 小结
第三章 多级缓存系统下的协同数据预取
3.1 引言
3.2 工作动机与相关研究
3.2.1 多级缓存下协同软件预取的动机
3.2.2 数据预取相关工作
3.3 多级缓存下的协同预取
3.3.1 协同软件预取的对象
3.3.2 协同软件预取插入位置
3.3.3 协同软件预取的时间点
3.3.4 同时多线程下的协同软件预取
3.4 分级协同软件预取编译器框架
3.5 实验评测
3.5.1 实验环境
3.5.2 单线程协同预取结果
3.5.3 多线程协同预取结果
3.5.4 同时多线程协同预取结果
3.6 讨论
3.6.1 与基于帮助线程的预取技术的比较
3.6.2 分级协同预取算法在乱序多核处理器上的应用
3.7 小结
第四章 多核缓存模拟器扩展研究
4.1 引言
4.2 工作动机与相关研究
4.2.1 主流多核模拟器及其组织方式
4.2.2 紧耦合多核模拟器局限性
4.2.3 松耦合可扩展模拟器相关工作
4.2.4 模拟器加速相关工作
4.3 松耦合可扩展缓存模拟器精确性影响因素分析
4.3.1 各影响因素分析
4.3.2 各因素影响评估
4.4 松耦合周期精确可扩展缓存模拟器设计与实现
4.4.1 设计概要
4.4.2 各影响因素出错检测机制
4.4.3 各影响因素出错恢复机制
4.5 可扩展体系结构无关通用接口设计
4.5.1 功能/时序模拟模块交互接口设计
4.5.2 片上系统应用程序扩展库接口设计
4.6 Transformer性能评估
4.7 Transformer可扩展性评测
4.7.1 新功能/时序模拟模块扩展评估
4.7.2 基于FPGA的IP核扩展评估
4.8 小结
第五章 总结与展望
5.1 工作总结
5.2 工作展望
参考文献
发表文章目录
致谢
本文编号：3442182
【文章来源】：复旦大学上海市 211工程院校 985工程院校 教育部直属院校
【文章页数】：130 页
【学位级别】：博士
【文章目录】：
摘要
ABSTRACT
第一章 引言
1.1 多核缓存系统研究背景及意义
1.2 工作动机及相关研究
1.2.1 现有体系结构评测工作
1.2.2 数据预取等缓存系统优化工作
1.2.3 多核缓存模拟器相关工作
1.3 本文主要工作及贡献
1.4 本文结构安排
第二章 现有众核缓存微体系结构评测
2.1 引言
2.2 Intel Xeon Phi众核处理器背景知识
2.2.1 Xeon Phi众核体系结构
2.2.2 软件编程环境
2.3 工作动机及相关研究
2.4 缓存微体系结构评测方法
2.4.1 极短时间事件评测方法
2.4.2 评测影响因素及设计原则
2.5 微基准测试实现及评测结果
2.5.1 延时评测
2.5.2 软件预取评测
2.5.3 硬件预取评测
2.5.4 片外访存带宽评测
2.5.5 缓存微体系结构评测参数汇总
2.6 讨论
2.7 小结
第三章 多级缓存系统下的协同数据预取
3.1 引言
3.2 工作动机与相关研究
3.2.1 多级缓存下协同软件预取的动机
3.2.2 数据预取相关工作
3.3 多级缓存下的协同预取
3.3.1 协同软件预取的对象
3.3.2 协同软件预取插入位置
3.3.3 协同软件预取的时间点
3.3.4 同时多线程下的协同软件预取
3.4 分级协同软件预取编译器框架
3.5 实验评测
3.5.1 实验环境
3.5.2 单线程协同预取结果
3.5.3 多线程协同预取结果
3.5.4 同时多线程协同预取结果
3.6 讨论
3.6.1 与基于帮助线程的预取技术的比较
3.6.2 分级协同预取算法在乱序多核处理器上的应用
3.7 小结
第四章 多核缓存模拟器扩展研究
4.1 引言
4.2 工作动机与相关研究
4.2.1 主流多核模拟器及其组织方式
4.2.2 紧耦合多核模拟器局限性
4.2.3 松耦合可扩展模拟器相关工作
4.2.4 模拟器加速相关工作
4.3 松耦合可扩展缓存模拟器精确性影响因素分析
4.3.1 各影响因素分析
4.3.2 各因素影响评估
4.4 松耦合周期精确可扩展缓存模拟器设计与实现
4.4.1 设计概要
4.4.2 各影响因素出错检测机制
4.4.3 各影响因素出错恢复机制
4.5 可扩展体系结构无关通用接口设计
4.5.1 功能/时序模拟模块交互接口设计
4.5.2 片上系统应用程序扩展库接口设计
4.6 Transformer性能评估
4.7 Transformer可扩展性评测
4.7.1 新功能/时序模拟模块扩展评估
4.7.2 基于FPGA的IP核扩展评估
4.8 小结
第五章 总结与展望
5.1 工作总结
5.2 工作展望
参考文献
发表文章目录
致谢
本文编号：3442182
本文链接：https://www.wllwen.com/kejilunwen/jisuanjikexuelunwen/3442182.html
