基于C * Core TM RISC CPU的FLASH控制器设计

发布时间：2021-10-22 20:43

　　本课题实现了苏州国芯科技有限公司的基于C*Core 32位RISC CPU的NAND Flash控制器的设计,以及部分NAND Flash Memory （NAND型闪存）在本控制器上的典型应用。研究的目的是为了实现一款控制器芯片,它能够满足市场上大部分NAND Flash Memory应用要求,并且在性能上超过同类产品。首先,描述了本项目芯片的各个功能模块、硬件资源。芯片本身提供了32位宽的数据端口以及其他必要控制信号。为了在性能上获得优势,设计并实现了最大4片8位和最大2片16位NAND Flash Memory端口并联操作,一般控制器都是单片8位或者16位单独使用。端口并联使控制器访问大容量慢速NAND Flash Memory方面,尤其是MLC、TLC类型,大大超过同类产品。其次,重点在于实现了该芯片中NAND Flash控制器的固件结构,固件大致分为FTL层（Flash Translation Layer）、MTD层（Memory Technology Device）和驱动层。在驱动和MTD层,设计了自动侦测和信息配置相结合的方式,动态封装了NAND Flash物理存储单元在... 

【文章来源】：复旦大学上海市 211工程院校 985工程院校 教育部直属院校

【文章页数】：55 页

【学位级别】：硕士

【部分图文】：

NANDFlashMemory接口示意图

第二章控制器的硬件实现第一节NANDFlashMemory接口描述本课题的目标之一是兼容市场上大部分NANDFlash以及类似闪存产品，从大厂商公布的产品Datasheet来看，大多数的产品引脚定义如图2.1NANDshMemory接口示意图所示:

芯片项目结构框图

【参考文献】：
期刊论文
[1]磨损均衡算法在NAND Flash管理中的改进[J]. 潘沁,周新志,魏刚.  微计算机信息. 2007(07)
[2]基于NAND型闪存的嵌入式文件系统设计[J]. 李庆诚,孙明达.  计算机应用研究. 2006(04)
[3]基于Flash存储器的嵌入式文件管理器设计[J]. 罗华春,徐堃.  交通与计算机. 2005(01)
[4]日志结构的嵌入式文件系统研究[J]. 顾宝根,顾喜梅.  计算机工程与设计. 2004(06)



本文编号：3451817