一种改进的基于龙芯LS232的SoC设计

发布时间：2021-10-24 20:10

　　针对国外软核处理器需要高额授权费、不提供硬件描述语言（HDL）源代码、系统灵活性较差、技术支持有限等问题,对国产自主研发的龙芯软核处理器LS232的微架构和特性进行了研究,提出了以现场可编程逻辑门阵列（FPGA）为开发平台,设计并实现了一种改进的基于软核处理器LS232的片上系统（SoC）,并在该系统上成功加载了启动程序PMON,移植了一种轻量级的实时操作系统Linux。整个SoC可以作为嵌入式系统使用,稳定运行在68 MHz的时钟频率下,具有实时性强、性能高等特点,同时可满足航天领域对嵌入式处理器安全性与可靠性的需求。 

【文章来源】：传感器与微系统. 2020,39(08)CSCD

【文章页数】：4 页

【部分图文】：

LS232微架构

传统的基于软核处理器设计的So C硬件平台中，所采用的软核处理器几乎都是Nios II或MicroBlaze[5]。这类软核处理器存在上述的固有缺点，针对存在的问题，改进型So C硬件平台采用软核处理器LS232。LS232代码开源，且在性能和实时性方面优于Nios II和MicroBlaze。此外，基于LS232的So C易于移植到不同的FPGA平台，如Microsemi宇航级的FPGA。改进的So C硬件平台如图2所示。改进型So C采用软核处理器LS232作为主控CPU,AXI总线作为连接CPU和外设控制器的片上总线。So C设计实现是基于IP核集成的技术，在So C设计初期，应具有所需全部功能子模块IP核。So C硬件平台中AXI MUX模块和AXI2APB模块没有厂商提供，需自行设计，其他模块均来源于龙芯中科或Xilinx。

AXI MUX是将LS232、内存和I/O设备相互连接的共享通道，本设计的总线主控为1个通道，总线从属为4个通道。AXI MUX的实现框图如图3所示。AXI MUX的地址解码器根据主设备LS232产生的地址信号，判断需要访问某个总线从设备，并生成相应的片选信号。主设备产生的访问地址与从设备的对应关系就是地址映射。本次设计的AXI MUX有4个总线从设备通道，分别是SPI Flash从设备通道、MAC从设备通道、DDR3从设备通道、AXI2APB从设备通道。地址映射关系如表1所示。

【参考文献】：
期刊论文
[1]基于SoC的快速金属频率特性测试系统设计[J]. 刘晓东,宁晨,田丽.  传感器与微系统. 2018(03)
[2]基于龙芯平台的PMON研究与开发[J]. 吴亚杰,刘卫东,曾小光.  电子设计工程. 2011(17)
[3]基于龙芯2F架构的PMON分析与优化[J]. 张菊莉,张君毅,孟小锁.  现代电子技术. 2011(02)

硕士论文
[1]基于SoPC的多功能应用系统[D]. 蒋勇.电子科技大学 2017
[2]基于LEON3和AXI总线的SoC搭建与验证[D]. 潘峰.西安电子科技大学 2015
[3]用于星载计算机的CompactPCI总线技术的研究[D]. 薛国凤.中国科学院研究生院（空间科学与应用研究中心） 2010



本文编号：3455904