千兆高速串行接口集成电路系统设计及其关键技术的研究
发布时间：2021-10-26 17:38
新兴的应用如多媒体应用和海量数据存储应用等的发展促进了带宽需求的持续增长,现在CPU的频率可高达3GHz,而CPU前端总线的频率也将近1GHz,因而使得I/O接口成为了高性能系统如图形系统和存储系统的一个瓶颈。I/O接口的带宽可以通过提高频率或数据宽度来达到,并行接口由于其自身的限制如码间干扰、信号偏移、串音干扰和直流偏置等而难以实施。而高速的串行接口则采用了嵌入式时钟、点对点连接、低压差分信号模式和数据编码等技术,可获得上千兆的传输频率和更远的传输距离。从而成为了国际上新的互连接口发展方向,根据不同的系统连接,计算机界也提出了不同的高速串行接口标准与之相适应。如SATA,PCI-Express。高速的接口集成电路在串行连接系统中起着重要作用。在高速串行接口集成电路的设计中,由于其高达千兆的传输频率,芯片中的一些设计如时钟生成和数据恢复电路大多采用模拟电路方式实现。然而同数字电路相比,模拟电路在噪声影响、面积、功耗、工艺敏感度和可测性方面都存在较大的劣势。此外在一个数字集成电路系统中设计模拟单元电路还存在数模混合工艺问题、模拟集成电路设计知识和混合仿真的问题等等。数字电路较之模拟电路的...
【文章来源】：中国科学院大学(中国科学院计算技术研究所)北京市
【文章页数】：109 页
【学位级别】：博士
【文章目录】：
声明
论文版权使用授权书
摘要
Abstract
引言
1 对更大带宽的需求
2 并行接口的限制
3 高速串行接口
4 高速串行接口系统设计
5 本文的贡献
6 论文的组织
第一章 从并行接口到串行接口
1.1 串行与并行
1.2 接口的历史
1.3 并行的限制
1.4 串行通讯的基本概念
1.4.1 编码方式
1.4.2 连接方式
1.4.3 传输介质
1.4.4 物理接口
第二章 高速的串行接口
2.1 高速串行接口技术
2.2 各种高速串行接口标准协议
2.2.1 USB2.0 接口
2.2.2 IEEE 1394 接口
2.2.3 SATA 接口
2.2.4 PCI-Express 接口
2.2.5 InfiniBand 接口
2.2.6 RapidIO 接口
第三章 高速串行接口系统设计
3.1 集成电路的结构化设计方法
3.1.1 硬件描述语言HDL
3.1.2 基于标准单元的ASIC 设计
3.2 高速串行接口协议的分层思想
3.3 高速串行接口芯片的结构设计
3.3.1 系统结构模型
3.3.2 模块间接口信号定义
3.3.3 应用层协议的实现
3.3.4 应用接口逻辑
3.3.5 串行接口逻辑
3.3.5.1 传输层逻辑
3.3.5.2 数据链路层逻辑
第四章 物理层电路
4.1 物理层电路的基本组成
4.2 锁相环电路的基本原理与组成
4.3 模拟电路实现与数字电路实现的分析比较
4.3.1 噪声影响
4.3.2 面积和功耗
4.3.3 工艺敏感性
4.3.4 可测性和系统调试
4.3.5 精度
4.3.6 结构设计和算法
4.3.7 冒险竞争
4.3.8 亚稳态
第五章 高速串行发送时钟生成电路实现
5.1 研究现状
5.2 全数字锁相环电路实现
5.2.1 数控振荡电路
5.2.2 相位检测电路
5.2.3 环路滤波电路
5.3 模拟结果
5.4 稳定性分析
5.5 设计总结
第六章 系统时钟生成电路实现
6.1 研究现状
6.2 基于标准单元的数字实现
6.2.1 固定倍频的系统时钟生成电路
6.2.2 任意倍数时钟生成电路
6.3 设计分析
6.4 设计总结
第七章 高速串行时钟数据恢复方法的研究与实现
7.1 研究现状
7.2 两种新的时钟数据恢复方法
7.3 “信号边沿补齐”时钟恢复电路
7.3.1 算法描述
7.3.2 电路结构描述
7.3.3 仿真结果
7.3.4 设计分析与比较
7.4 “串行信号采样自身”数据恢复电路
7.4.1 算法描述
7.4.2 电路描述
7.4.3 仿真结果
7.4.4 设计分析与比较
7.4.5 原型验证
7.5 设计总结
总结
参考文献
致谢
作者简介
【参考文献】：
博士论文
[1]高速链路模拟前端若干关键问题的研究[D]. 林映嫣.华中科技大学 2011
硕士论文
[1]高速ADC的输入输出接口电路设计[D]. 赵鹏程.合肥工业大学 2017
[2]基于PXIe总线的高速固态存储卡研制[D]. 李元亨.哈尔滨工业大学 2016
[3]双通道遥测数据存储测试系统的设计[D]. 邸丽霞.中北大学 2014
[4]基于FPGA与MCU的多串口通信接口设计与实现[D]. 刘先博.南京理工大学 2014
[5]基于SATA接口固态硬盘的存储系统的研究与实现[D]. 王童.西安电子科技大学 2014
[6]SATAⅡ主机控制器IP核设计及FPGA实现[D]. 朱佳齐.中国工程物理研究院 2013
[7]基于FPGA的串行总线的研究与实现[D]. 陆健.南京航空航天大学 2013
[8]高速数传基带板及串行接口的设计[D]. 杨浩东.西安电子科技大学 2013
[9]高速串行数据传输机制及其交换技术研究[D]. 谢丽斌.西安电子科技大学 2012
[10]宽带综合数据光同步网吉比特收发器的研究[D]. 章琪.沈阳理工大学 2012
本文编号：3459921
【文章来源】：中国科学院大学(中国科学院计算技术研究所)北京市
【文章页数】：109 页
【学位级别】：博士
【文章目录】：
声明
论文版权使用授权书
摘要
Abstract
引言
1 对更大带宽的需求
2 并行接口的限制
3 高速串行接口
4 高速串行接口系统设计
5 本文的贡献
6 论文的组织
第一章 从并行接口到串行接口
1.1 串行与并行
1.2 接口的历史
1.3 并行的限制
1.4 串行通讯的基本概念
1.4.1 编码方式
1.4.2 连接方式
1.4.3 传输介质
1.4.4 物理接口
第二章 高速的串行接口
2.1 高速串行接口技术
2.2 各种高速串行接口标准协议
2.2.1 USB2.0 接口
2.2.2 IEEE 1394 接口
2.2.3 SATA 接口
2.2.4 PCI-Express 接口
2.2.5 InfiniBand 接口
2.2.6 RapidIO 接口
第三章 高速串行接口系统设计
3.1 集成电路的结构化设计方法
3.1.1 硬件描述语言HDL
3.1.2 基于标准单元的ASIC 设计
3.2 高速串行接口协议的分层思想
3.3 高速串行接口芯片的结构设计
3.3.1 系统结构模型
3.3.2 模块间接口信号定义
3.3.3 应用层协议的实现
3.3.4 应用接口逻辑
3.3.5 串行接口逻辑
3.3.5.1 传输层逻辑
3.3.5.2 数据链路层逻辑
第四章 物理层电路
4.1 物理层电路的基本组成
4.2 锁相环电路的基本原理与组成
4.3 模拟电路实现与数字电路实现的分析比较
4.3.1 噪声影响
4.3.2 面积和功耗
4.3.3 工艺敏感性
4.3.4 可测性和系统调试
4.3.5 精度
4.3.6 结构设计和算法
4.3.7 冒险竞争
4.3.8 亚稳态
第五章 高速串行发送时钟生成电路实现
5.1 研究现状
5.2 全数字锁相环电路实现
5.2.1 数控振荡电路
5.2.2 相位检测电路
5.2.3 环路滤波电路
5.3 模拟结果
5.4 稳定性分析
5.5 设计总结
第六章 系统时钟生成电路实现
6.1 研究现状
6.2 基于标准单元的数字实现
6.2.1 固定倍频的系统时钟生成电路
6.2.2 任意倍数时钟生成电路
6.3 设计分析
6.4 设计总结
第七章 高速串行时钟数据恢复方法的研究与实现
7.1 研究现状
7.2 两种新的时钟数据恢复方法
7.3 “信号边沿补齐”时钟恢复电路
7.3.1 算法描述
7.3.2 电路结构描述
7.3.3 仿真结果
7.3.4 设计分析与比较
7.4 “串行信号采样自身”数据恢复电路
7.4.1 算法描述
7.4.2 电路描述
7.4.3 仿真结果
7.4.4 设计分析与比较
7.4.5 原型验证
7.5 设计总结
总结
参考文献
致谢
作者简介
【参考文献】：
博士论文
[1]高速链路模拟前端若干关键问题的研究[D]. 林映嫣.华中科技大学 2011
硕士论文
[1]高速ADC的输入输出接口电路设计[D]. 赵鹏程.合肥工业大学 2017
[2]基于PXIe总线的高速固态存储卡研制[D]. 李元亨.哈尔滨工业大学 2016
[3]双通道遥测数据存储测试系统的设计[D]. 邸丽霞.中北大学 2014
[4]基于FPGA与MCU的多串口通信接口设计与实现[D]. 刘先博.南京理工大学 2014
[5]基于SATA接口固态硬盘的存储系统的研究与实现[D]. 王童.西安电子科技大学 2014
[6]SATAⅡ主机控制器IP核设计及FPGA实现[D]. 朱佳齐.中国工程物理研究院 2013
[7]基于FPGA的串行总线的研究与实现[D]. 陆健.南京航空航天大学 2013
[8]高速数传基带板及串行接口的设计[D]. 杨浩东.西安电子科技大学 2013
[9]高速串行数据传输机制及其交换技术研究[D]. 谢丽斌.西安电子科技大学 2012
[10]宽带综合数据光同步网吉比特收发器的研究[D]. 章琪.沈阳理工大学 2012
本文编号：3459921
本文链接：https://www.wllwen.com/kejilunwen/jisuanjikexuelunwen/3459921.html
