YHFT-DX关键电路测试芯片的设计
发布时间：2021-11-05 18:59
YHFT-DX是国防科技大学设计的一款32位高性能定点DSP芯片,其CPU内核的频率为600MHz。为实现高频设计目标,在电路设计中采用了很多新技术,如有限动态电路、多端口寄存器文件、高性能低功耗存储器等等。为了验证这些新的电路技术能否达到预期的设计目标,论文对相关电路的流片测试技术进行了研究与实现。论文选择了RDS模块、一级Cache和二级Cache的存储体进行了流片测试,设计了专用的测试芯片,完成了测试芯片的电路、版图设计与验证,对测试芯片进行了流片与封装,并提出了板级的测试方案。论文的主要工作和成果包括：1.对RDS模块在模块级和系统级进行了功能验证。构建了RDS模块的模拟验证环境,采用手工直接编写激励、穷举和随机生成的方法开发了完备功能测试码,测试覆盖率超过了95%。2.为RDS模块、一级Cache和二级Cache的存储体提出并实现了一种专用的测试芯片设计方案,完成了电路设计与版图设计。该方案通过将激励串行扫入,将输出结果串行扫出,有效减少了I／O管脚数目。设计了深度为8的输入缓冲器,保证了该测试方案能够获得被测电路的高频特性。设计了频率可调节的片上时钟产生电路,保证了能够准确...
【文章来源】：国防科技大学湖南省 211工程院校 985工程院校
【文章页数】：66 页
【学位级别】：硕士
【部分图文】：
全定制设计流程
算术运算、SIMD和移位操作。要求工作频率为600MHz。LS单元定点运算指令集总共实现了40条指令，而BC单元共实现了59条指令，两个单元所包含的指令都是在单拍内完成，执行段只包含一栈，图2.2显示了一个功能单元与寄存器文件的数据通路。栈栈栈栈栈栈栈栈栈栈栈栈栈栈栈...寄存器文件一_一 一一间间· · _____寄寄存存存存存存存存存存存存存存存器器器栈栈栈栈栈州.~之 之 间间间 间‘敬、 ___寄寄寄寄寄一_行 行 存存存 存 一钱 ---器器器 器一于一 一 价 价 价价汾 汾 图2.2功能单元与寄存器文件的数据通路从图22中可以看出，执行栈并不是单独占一拍时间。YHFT一DX中，为了解决写后读相关，减少流水停顿，在寄存器文件中加入了定向通路，使执行栈与定向通路共同占一拍。这就加大了对执行栈的性能要求。根据寄存器文件的设计要求，执行栈要为定向通路留出250Ps。再扣除栈间寄存器占用的60Ps延时，真正可供功能单元执行栈使用的时间就仅有1.35ns，即执行栈要达到74OMHz。而对于执行栈来讲，指令操作繁多，各指令实现方式各异，而且涉及到很多复杂的运算，是YHFT一DX的时序关键部分
拍PAD的分布
【参考文献】：
期刊论文
[1]采用Synopsys NanoSim & Star-RCXT的晶体管级后仿真流程[J]. 李苏宁,谢杰. 电子与封装. 2005(08)
[2]全定制版图设计中信号完整性问题的分析[J]. 王强,黄令仪. 集成电路应用. 2004(12)
[3]微处理器功能验证方法研究[J]. 郭阳,李暾,李思昆. 计算机工程与应用. 2003(05)
[4]改进结构的64位CMOS并行加法器设计与实现[J]. 孙旭光,毛志刚,来逢昌. 半导体学报. 2003(02)
[5]专用集成电路的设计验证方法及一种实际的通用微处理器设计的多级验证体系[J]. 杨文华,罗晓沛. 计算机研究与发展. 1999(06)
[6]标准测试存取口与边界扫描结构在印制板级与系统级实现的探讨[J]. 刘家松,任长明,刘诗荣. 电子测量与仪器学报. 1995(03)
博士论文
[1]高性能DSP关键电路及EDA技术研究[D]. 李振涛.国防科学技术大学 2007
硕士论文
[1]“银河飞腾”DSP的ALU单元全定制设计优化[D]. 李兆亮.国防科学技术大学 2006
[2]“银河飞腾”DSP乘法部件全定制设计优化[D]. 雷丛华.国防科学技术大学 2006
本文编号：3478335
【文章来源】：国防科技大学湖南省 211工程院校 985工程院校
【文章页数】：66 页
【学位级别】：硕士
【部分图文】：
全定制设计流程
算术运算、SIMD和移位操作。要求工作频率为600MHz。LS单元定点运算指令集总共实现了40条指令，而BC单元共实现了59条指令，两个单元所包含的指令都是在单拍内完成，执行段只包含一栈，图2.2显示了一个功能单元与寄存器文件的数据通路。栈栈栈栈栈栈栈栈栈栈栈栈栈栈栈...寄存器文件一_一 一一间间· · _____寄寄存存存存存存存存存存存存存存存器器器栈栈栈栈栈州.~之 之 间间间 间‘敬、 ___寄寄寄寄寄一_行 行 存存存 存 一钱 ---器器器 器一于一 一 价 价 价价汾 汾 图2.2功能单元与寄存器文件的数据通路从图22中可以看出，执行栈并不是单独占一拍时间。YHFT一DX中，为了解决写后读相关，减少流水停顿，在寄存器文件中加入了定向通路，使执行栈与定向通路共同占一拍。这就加大了对执行栈的性能要求。根据寄存器文件的设计要求，执行栈要为定向通路留出250Ps。再扣除栈间寄存器占用的60Ps延时，真正可供功能单元执行栈使用的时间就仅有1.35ns，即执行栈要达到74OMHz。而对于执行栈来讲，指令操作繁多，各指令实现方式各异，而且涉及到很多复杂的运算，是YHFT一DX的时序关键部分
拍PAD的分布
【参考文献】：
期刊论文
[1]采用Synopsys NanoSim & Star-RCXT的晶体管级后仿真流程[J]. 李苏宁,谢杰. 电子与封装. 2005(08)
[2]全定制版图设计中信号完整性问题的分析[J]. 王强,黄令仪. 集成电路应用. 2004(12)
[3]微处理器功能验证方法研究[J]. 郭阳,李暾,李思昆. 计算机工程与应用. 2003(05)
[4]改进结构的64位CMOS并行加法器设计与实现[J]. 孙旭光,毛志刚,来逢昌. 半导体学报. 2003(02)
[5]专用集成电路的设计验证方法及一种实际的通用微处理器设计的多级验证体系[J]. 杨文华,罗晓沛. 计算机研究与发展. 1999(06)
[6]标准测试存取口与边界扫描结构在印制板级与系统级实现的探讨[J]. 刘家松,任长明,刘诗荣. 电子测量与仪器学报. 1995(03)
博士论文
[1]高性能DSP关键电路及EDA技术研究[D]. 李振涛.国防科学技术大学 2007
硕士论文
[1]“银河飞腾”DSP的ALU单元全定制设计优化[D]. 李兆亮.国防科学技术大学 2006
[2]“银河飞腾”DSP乘法部件全定制设计优化[D]. 雷丛华.国防科学技术大学 2006
本文编号：3478335
本文链接：https://www.wllwen.com/kejilunwen/jisuanjikexuelunwen/3478335.html
