16位DSP IP核的设计与验证技术

发布时间：2021-11-11 06:59

　　近年来,随着信号处理技术的发展,DSP作为关键的信号处理芯片处于飞速发展的阶段。本文设计了一个16位定点DSP,该DSP的存储器采用哈佛结构,指令的执行采用四级流水线结构,通过DAG模块完成数据的存取操作,通过PAG模块完成程序存取操作,通过流水线控制器完成指令的译码操作,CALU和PLU以及存储映射寄存器完成指令的执行以及对数据的运算操作等,时钟的产生以及芯片的省电模式控制和外部中断同步都是通过时钟控制模块完成;芯片外设包括串口、TDM串口、定时器、等待状态发生器、中断产生器和存储映射I/O端口,实现DSP内部与外部的数据通信和控制。通过ModelSim软件对设计代码进行了仿真验证,通过ALTERA公司的EP2S60开发板进行了硬件验证,结果表明该设计功能正确,达到设计要求。 

【文章来源】：西安电子科技大学陕西省 211工程院校 教育部直属院校

【文章页数】：74 页

【学位级别】：硕士

【部分图文】：

数字IC设计流程

16 位 DSP IP 核的设计与验证技术12Altera 的产品结构一般包括如下结构：逻辑阵列模块（LAB）、TriMatrix 存储器模块（RAM）、数字信号处理模块（DSP）和锁相环模块（PLL）。下面以 StratiII 器件为例说明 Altera 公司产品的结构，其内部结构如表 2.1 所示，结构排布如图2.3 所示。表 2.1 Stratix II 器件的内部结构

图 2.4ALM 的结构示意图2. 存储器模块（RAM）Stratix II 器件具有 TriMatrix 存储结构，它包括三种大小的嵌入式 RAM 块riMatrix 存储器包括 512bit 的 M512 块，4Kbit 的 M4K 块和 512Kbit 的 M-RA，每个都可以配置支持各种特性。TriMatrix 存储器结构提供了多达 9Mbit AM，使得 Stratix II 器件系列成为大存储容量应用的可行方案。TriMatrix 存储器提供了三种存储结构，能够实现复杂设计中的各种存储功能中 M512 RAM 可以灵活的配置为简单双口 RAM、单口 RAM、FIFO、ROM 位寄存器等结构；M4K RAM 可以灵活的配置为真双口 RAM、简单双口 RAM口 RAM、FIFO、ROM 和移位寄存器等结构；M-RAM 可以灵活的配置为真 RAM、简单双口 RAM、单口 RAM 和 FIFO 等结构。设计者能够在存储带宽的应用中使用小的 M512 RAM 块作为 FIFO 功能和时钟域缓冲；M4K 块是中小存储应用的理想选择，比如异步传输模式（ATM）信元处理；M-RAM 块非合于诸如 IP 包缓冲和系统高速缓冲等大缓冲的应用。3. 数字信号处理模块（DSP）

【参考文献】：
期刊论文
[1]专用16位定点DSP的CPU设计[J]. 陈海兵,杨松华,吴耿峰.  微电子学与计算机. 2004(01)



本文编号：3488406