基于NiosⅡ的硬盘存储系统的研究与设计
发布时间：2021-11-20 01:08
信息技术的快速发展，电子产品广泛地进入生产和生活领域，使得数据存储需求日益增强。本文研究设计了一种基于NiosⅡ处理器的硬盘存储系统。首先，本文介绍了论文选题的背景及国内外相关研究的进展情况；在此基础上，本文提出了系统设计的整体架构。其次，为了实现该系统，本文详细研究分析了ATA／ATAPI协议，包括接口信号、各个寄存器及其编址、数据传输协议，命令及参数。再次，介绍了运行系统需要的物理电路的设计、FPGA实现的逻辑功能模块的设计，以及整个系统的设计和生成。最后，本文介绍了系统的部分软件设计和系统调试的结果。基于NiosⅡ的硬盘存储系统以NiosⅡ软核为系统控制中枢。系统以IDE接口类型的大容量硬盘为存储介质。系统用本文设计的逻辑控制模块为硬盘控制器。数据存储时，处理器首先向硬盘控制器的相关寄存器发布命令，选择相应硬盘存储空间、传输数据量的大小和传输模式。相关的命令通过硬盘控制器及IDE接口传送到硬盘相关寄存器，驱动伺服机构将采集到的样本数据存储到硬盘。存储在硬盘上的样本数据可以通过PC机进行处理，便于进行算法改进研究。Altera公司开发的基于SOPC技术的NiosⅡ嵌入式软核处理器是...
【文章来源】：南京理工大学江苏省 211工程院校
【文章页数】：73 页
【学位级别】：硕士
【部分图文】：
1Niosn处理器系统设计流程图
5.1.3FPGA芯片的配置电路〔6]目前大部分公司的FPGA器件都是基于SRAM工艺的，典型特点是掉电后信息丢失，需外加配置器件保存信息。工作过程是:上电时，先把配置芯片中的配置数据加载到FPGA中，然后FPGA才能实现特定功能。设计采用Aitera公司的“咫风”系列FPGA芯片，型号为EP1C12。咫风系列是1.sv，基于0.13林m全铜sRAM工艺的现场可编程门阵列[6]。器件特性决定了需要外加配置电路。咫风系列产品有AS(AetiveSerial)、ps(passiveSerial)和J认G(Joint几stActionGrouP)三种配置方式。下面分类进行简单介绍:(l)AS模式:使用专用配置芯片的主动配置模式。EP1C12的配置芯片选择EPCS4，它是一种低成本、非掉电易失的存储器。配置器件提供存取配置数据的接口。开始配置时，FPGA器件通过接口读取配置数据，配置其SRAM单元。FPGA器件控制配置接口，这点不同于PS模式下外部主机控制接口的方式。串行配置器件有串行时钟输入(DcLK)、串行数据输出(DATA)、As数据输入(AsDI)和片选信号(nCS)四个管脚。实现原理图如图5.1.5所示:恤(1)丛卿恤脚
硕士论文基于Niosll的硬盘存储系统的研究与设计DCLK信号上升沿，依照时钟频率配置数据通过DArAO管脚配置到FPGA器件中。设计中未采用这种配置方式，不过多阐述。详细资料可参看相关知识手册。(3)JTAG配置模式:利用JTAG电路发送配置数据到FPGA的模式。Qu咖s软件自动生成的sof文件，通过JTAG方式将数据配置到FPGA中。JTAG模式的设备通常有TDI、TDO、TMS和TCK四个管脚。TCK内部有弱下拉电阻，而珊I和TMS内部有弱上拉电阻‘JTAG模式配置期间，用户FO端口都将处于三态。该模式类似于在线编程模式，其配置电路如图5.1.6所示。
【参考文献】：
期刊论文
[1]基于AMBA总线的DMA控制器IP核设计与分析[J]. 谢琅,杨艳. 计算机应用研究. 2006(12)
[2]硬盘控制器的FPGA实现[J]. 王星睿,林涛. 郑州轻工业学院学报. 2006(04)
[3]基于FPGA的IDE硬盘接口卡的实现[J]. 王毅,管会生,刘斌彬,梅顺良. 微计算机信息. 2006(32)
[4]由FPGA和DSP控制的高速IDE硬盘存储技术[J]. 吕雷. 航空兵器. 2006(04)
[5]基于FPGA的异步FIFO设计[J]. 张维旭,贺占庄. 计算机技术与发展. 2006(07)
[6]在FPGA中状态机的编码方式[J]. 龚书涛,吕国强,彭良清. 电子工程师. 2005(11)
[7]一种并行CRC算法的实现方法[J]. 陈玉泉. 现代电子技术. 2005(22)
[8]基于FPGA设计的功能仿真和时序仿真[J]. 戚新宇. 航空电子技术. 2005(03)
[9]现场可编程门阵列 第一讲 现场可编程门阵列FPGA概述[J]. 郑友泉. 世界电子元器件. 2005(09)
[10]一种IDE接口控制器内核的设计[J]. 陈春旭,丁一,来逢昌,王进祥. 微处理机. 2004(06)
硕士论文
[1]基于Nios处理器的硬盘存储系统的研究与设计[D]. 秦川.南京理工大学 2006
[2]基于ATA总线的硬盘加密卡的设计和实现[D]. 李星.东南大学 2006
[3]基于IDE硬盘的大容量语音记录仪的研制[D]. 李家星.天津工业大学 2005
本文编号：3506260
【文章来源】：南京理工大学江苏省 211工程院校
【文章页数】：73 页
【学位级别】：硕士
【部分图文】：
1Niosn处理器系统设计流程图
5.1.3FPGA芯片的配置电路〔6]目前大部分公司的FPGA器件都是基于SRAM工艺的，典型特点是掉电后信息丢失，需外加配置器件保存信息。工作过程是:上电时，先把配置芯片中的配置数据加载到FPGA中，然后FPGA才能实现特定功能。设计采用Aitera公司的“咫风”系列FPGA芯片，型号为EP1C12。咫风系列是1.sv，基于0.13林m全铜sRAM工艺的现场可编程门阵列[6]。器件特性决定了需要外加配置电路。咫风系列产品有AS(AetiveSerial)、ps(passiveSerial)和J认G(Joint几stActionGrouP)三种配置方式。下面分类进行简单介绍:(l)AS模式:使用专用配置芯片的主动配置模式。EP1C12的配置芯片选择EPCS4，它是一种低成本、非掉电易失的存储器。配置器件提供存取配置数据的接口。开始配置时，FPGA器件通过接口读取配置数据，配置其SRAM单元。FPGA器件控制配置接口，这点不同于PS模式下外部主机控制接口的方式。串行配置器件有串行时钟输入(DcLK)、串行数据输出(DATA)、As数据输入(AsDI)和片选信号(nCS)四个管脚。实现原理图如图5.1.5所示:恤(1)丛卿恤脚
硕士论文基于Niosll的硬盘存储系统的研究与设计DCLK信号上升沿，依照时钟频率配置数据通过DArAO管脚配置到FPGA器件中。设计中未采用这种配置方式，不过多阐述。详细资料可参看相关知识手册。(3)JTAG配置模式:利用JTAG电路发送配置数据到FPGA的模式。Qu咖s软件自动生成的sof文件，通过JTAG方式将数据配置到FPGA中。JTAG模式的设备通常有TDI、TDO、TMS和TCK四个管脚。TCK内部有弱下拉电阻，而珊I和TMS内部有弱上拉电阻‘JTAG模式配置期间，用户FO端口都将处于三态。该模式类似于在线编程模式，其配置电路如图5.1.6所示。
【参考文献】：
期刊论文
[1]基于AMBA总线的DMA控制器IP核设计与分析[J]. 谢琅,杨艳. 计算机应用研究. 2006(12)
[2]硬盘控制器的FPGA实现[J]. 王星睿,林涛. 郑州轻工业学院学报. 2006(04)
[3]基于FPGA的IDE硬盘接口卡的实现[J]. 王毅,管会生,刘斌彬,梅顺良. 微计算机信息. 2006(32)
[4]由FPGA和DSP控制的高速IDE硬盘存储技术[J]. 吕雷. 航空兵器. 2006(04)
[5]基于FPGA的异步FIFO设计[J]. 张维旭,贺占庄. 计算机技术与发展. 2006(07)
[6]在FPGA中状态机的编码方式[J]. 龚书涛,吕国强,彭良清. 电子工程师. 2005(11)
[7]一种并行CRC算法的实现方法[J]. 陈玉泉. 现代电子技术. 2005(22)
[8]基于FPGA设计的功能仿真和时序仿真[J]. 戚新宇. 航空电子技术. 2005(03)
[9]现场可编程门阵列 第一讲 现场可编程门阵列FPGA概述[J]. 郑友泉. 世界电子元器件. 2005(09)
[10]一种IDE接口控制器内核的设计[J]. 陈春旭,丁一,来逢昌,王进祥. 微处理机. 2004(06)
硕士论文
[1]基于Nios处理器的硬盘存储系统的研究与设计[D]. 秦川.南京理工大学 2006
[2]基于ATA总线的硬盘加密卡的设计和实现[D]. 李星.东南大学 2006
[3]基于IDE硬盘的大容量语音记录仪的研制[D]. 李家星.天津工业大学 2005
本文编号：3506260
本文链接：https://www.wllwen.com/kejilunwen/jisuanjikexuelunwen/3506260.html
