基于改进型LFSR的低功耗MBIST地址生成器（英文）

发布时间：2021-12-28 11:24

　　存储器进行内建自测试（Mernory built-in self-test, MBLST）时,其功耗远远高于普通模式下的功耗,致使电路易损坏并降低了芯片成品率。针对上述问题,提出了一种改进的线性反馈移位寄存器,可在存储器内建自测试的地址序列生成过程中大幅降低翻转率。首先基于优化的地址分割比生成两个优化的、可逆的地址生成器,随后利用时钟信号分别控制两个地址生成电路的时序关系,最后对64 k×32 SRAM的MBIST的地址生成器进行了仿真验证。结果表明,改进的结构与传统的线性反馈移位寄存器（Linear feedback shift register, LFSR）的地址生成结构相比,地址序列间的翻转率和动态功耗分别降低了71.1%和68.2%,同时具有面积成本低、速度快等特点。 

【文章来源】：Journal of Measurement Science and Instrumentation. 2020,11(03)CSCD

【文章页数】：6 页

【文章目录】：
0 Introduction
1 MBIST and power analysis
    1.1 Structure of MBIST
    1.2 March algorithm and power analysis
2 Improved LFSR address generator
    2.1 Design of reversible LFSR
    2.2 Optimized address partition
    2.3 Design of clock signal
3 Experiment and analysis
4 Conclusion



本文编号：3553973