基于宏单元异步加法器的研究与设计

发布时间：2022-01-14 19:06

　　异步电路在握手协议中产生各个分控时钟控制信号,以交互式的联系取代了同步电路的总控时钟,使其在速度、功耗、鲁棒性等诸多方面较之同步电路具有独特的优势,因此,异步电路设计的研究已经成为国际上的热点。但现在异步电路设计仍然处于起步阶段,尚存在诸如缺乏相应的EDA工具、测试方法、系统控制部分过分复杂以及时序部分等诸多问题。本文首先研究宏单元的设计流程与库文件的生成方法。由于宏单元能够实现比标准单元复杂得多的功能,因而可提高设计效率。单元库文件的编写涉及到功耗,时序,电容等各个参数的精确提取。本文以C单元的设计实现为例,在HJTC Logic 0.25um工艺下,对C单元进行了功能的模拟、仿真、参数提取、数据的整理以及technology library的编译,使之成为该标准单元库的一宏单元,并能在异步控制电路中得以方便调用。接着,采用基于宏单元的异步电路设计方法,设计一款64位异步加法器。该异步加法器分为数据部分和控制部分,实现子字并行功能,能够将多个子字压缩到一个字中进行运算,并且结果又能够分别还原为原位宽,可同时进行8位、16位、32位及64位数据运算。在其控制电路部分采用的是冗余四段握手... 

【文章来源】：华中科技大学湖北省 211工程院校 985工程院校 教育部直属院校

【文章页数】：76 页

【学位级别】：硕士

【部分图文】：

同步电路结构示意图

而异步电路是不存在统一的时钟的，是通过握手信号交互来完成整个电路的时序控制工作，每个单独的电路模块在各自的信号跳变后开始工作，在工作完成后产生相应的完成信号，因此它是一种事件驱动的电路。如图2-2所示：图 2-2 异步电路结构示意图

图 2-10 有限延迟电路模型是易于实现自动综合，而它的弊端频率工作。另外，一些消除毛刺的无限惯性门延迟和线延迟模型[17]，关特性，电路通常在接收端使用完，发送端等待接收端发送完成信号平均情况下处理速度，但是，由于大。因而，在实现小规模电路时，

【参考文献】：
期刊论文
[1]子字并行加法器的研究与实现[J]. 马胜,黄立波,王志英,刘聪,戴葵.  计算机工程与应用. 2009(36)
[2]超前进位加法器研究[J]. 唐金艺.  现代计算机(专业版). 2008(06)
[3]UMC 0.18μm异步电路标准单元库建库技术研究[J]. 高丽江,张晓昱,陈虹,陈弘毅.  微电子学. 2008(03)
[4]几种不同架构的加法器的设计与比较[J]. 李跃峰.  科协论坛(下半月). 2008(03)
[5]高性能的标准单元库设计[J]. 卢俊,贾嵩,王源,张钢刚.  航空计算技术. 2007(03)
[6]IC设计中的建库技术研究及实现[J]. 黄义定.  微计算机信息. 2005(22)
[7]异步集成电路C标准单元的设计与实现[J]. 龚锐,王蕾,戴葵,王志英.  微电子学与计算机. 2005(01)
[8]逻辑参数库中Power参数的提取[J]. 高霆,贺祥庆.  微电子学与计算机. 2003(05)

博士论文
[1]异步控制电路设计与实现关键技术研究[D]. 阮坚.国防科学技术大学 2008
[2]异步数据触发微处理器体系结构关键技术研究与实现[D]. 李勇.国防科学技术大学 2007
[3]异步嵌入式微处理器设计与分析关键技术研究[D]. 王蕾.国防科学技术大学 2006

硕士论文
[1]0.18μm CMOS军品级标准单元库的设计[D]. 彭代珉.国防科学技术大学 2007
[2]IC设计数据库生成及移植系统[D]. 冯冲.东南大学 2006
[3]异步乘法器关键技术研究与实现[D]. 龚锐.国防科学技术大学 2005



本文编号：3589044