SRAM芯片内自修复模块设计与实现
发布时间：2022-01-15 17:25
随着芯片制造工艺尺寸下降,存储器由于其高密度的特点,发生故障的概率更大,导致制造上良率下降,进而影响芯片制造成本。解决生产良率问题一方面可以运用改进的生产制造手段,另一方面可以在设计之初将自修复功能加入至芯片内,最终提高存储器生产良率。本文涉及三种存储器自修复的方案:RM（repair-most）、ESP（essential spare pivoting）、RR（Random single address Repair）。论文中对这三种方案的原理进行了详细介绍并结合实例进行了分析。这三种方案各有侧重,对待故障地址的处理上有很大差别,本文在修复率、面积占比、测试时间三个参数上进行比较,并进行成本分析。本文设计的自修复SRAM芯片经过前后端仿真、综合、时序分析、后端布局等主要芯片设计流程,得到最终的物理版图。在实际的芯片设计流程能够提供面积占比以及测试时间两个分析参数,修复率参数需要结合前期测试的故障数据,运用蒙特卡洛分析方法获得。使用自修复方案后,若运用修复率评价能够获得额外合格存储器数量,结果显示RM与ESP效果相当,RR最低;若运用面积占比评价额外需要的芯片面积开销,分析结果显示RR...
【文章来源】：北京交通大学北京市 211工程院校 教育部直属院校
【文章页数】：72 页
【学位级别】：硕士
【部分图文】：
图１－１存储器大小及其良率预测ｕ］??Ｆｉｕｒｅ?１－１?Ｍｅｍｏｒｓｉｚｅ?ａｎｄ?ｉｔｓｏｏｄ?ｒａｔｅｒｅｄｉｃｔｉｏｎ＾２１??
２．１?ＳＲＡＭ功能结构??微观上存储器是复杂的组成，需要将内部细微的电流变化表现为宏观上数据??的改变，期间涉及多模块之间的相互协作。完整ＳＲＡＭ具备的内部结构如图２－??１所示。??［－？Ｉ地址寄存器—？列解码单元，?｜??ｒｉ－ｉ，?ｔ?Ｉ??Ｕ?｜刷新逻辑??输?！—＾存储电路?＿＿Ｌ＿＾输??，—?ｓ厂＞?〇数据寄存器—一？出??????▲▲??－？Ｉ读写控制Ｐ???????Ｉ敏感放大器——??图２－１?ＳＲＡＭ功能结构示意图??Ｆｉｇｕｒｅ?２－１?ＳＲＡＭ?ｆｕｎｃｔｉｏｎａｌ?ｕｎｉｔ?ｓｃｈｅｍａｔｉｃ?ｄｉａｇｒａｍ??ＳＲＡＭ内结构包括地址寄存器、行解码单元、列解码单元、敏感单元、读写??控制、数据寄存器、存储单元［４６］。要对存储电路进行读写操作，需要相应的地址??信息、读写状态信息、写入数据信息。地址信息进入后，被记录至地址寄存器，??然后根据实际的位数关系，将地址拆分为行地址与列地址，在相应的解码单元内??实现操作上对应，而后会确定该地址对应的存储电路单元。进行读出状态时，存??储电路反馈出微弱的电流信号
２．２．１单元故障类型??单元故障类型是根据ＳＲＡＭ内部，最小存储单元发生的故障进行划分。现??行ＳＲＡＭ单元中，较典型的结构为六管结构，如图２－２所示??ＷＬ??Ｌｉ?｜?＾?７ｐ￣??ｉ—＂ｒ?ｑ?—??＿１奶｜?，——???ｍＨｕ?Ｌ｜??ｍ：?｜－｜｜?ｌ｜－｜?％??＾?Ｘ?Ｌ??ＧＮＤ??图２－２六管ＳＲＡＭ故障示意图??Ｆｉｇｕｒｅ?２－２?Ｓｃｈｅｍａｔｉｃ?ｏｆ?ｓｉｘ?ｔｕｂｅ?ＳＲＡＭ?ｆａｉｌｕｒｅ??上图中六个ＭＯＳ管组成基本存储单元，读写控制由ＷＬ和ＢＬ进行控制，??完整功能应结合上节ＳＲＡＭ整体结构进行分析。当单元内不同ＭＯＳ管发生故障??时，表现出不同的故障类型，有以下几种划分??ＳＡＦ?（ＳＴＡＣＫＡＴ０／１ＦＡＵＬＴ）：固定地址故障。地址下对应的数据位无法写??入对应数据，单一的保持为固定数据，或０或１，真实原因与存储器内部物理结??构错误有关，。??ＴＦ?（Ｔｒａｎｓｉｔｉｏｎ?Ｄｅｌａｙ?Ｆａｕｌｔ）：翻转故障。状态跳变故障时特殊故障类型，发??生在对存储单元进行写操作的，不发生正常的跳变。需要指出的是跳变故障和固??定故障不可相互替代
【参考文献】：
期刊论文
[1]纳米CMOS工艺下集成电路可制造性设计技术[J]. 程玉华. 中国科学（E辑:信息科学）. 2008(06)
[2]基于双核扫描链平衡的SoC测试调度[J]. 胡瑜,韩银和,李华伟,吕涛,李晓维. 计算机辅助设计与图形学学报. 2005(10)
[3]SOC可测试性设计与测试技术[J]. 胡瑜,韩银和,李晓维. 计算机研究与发展. 2005(01)
[4]嵌入式存储器内建自测试的原理及实现[J]. 陆思安,何乐年,沈海斌,严晓浪. 固体电子学研究与进展. 2004(02)
[5]一款通用CPU的存储器内建自测试设计[J]. 何蓉晖,李华伟,李晓维,宫云战. 同济大学学报(自然科学版). 2002(10)
硕士论文
[1]嵌入式存储器测试算法的研究与实现[D]. 郭双友.西安电子科技大学 2009
本文编号：3591025
【文章来源】：北京交通大学北京市 211工程院校 教育部直属院校
【文章页数】：72 页
【学位级别】：硕士
【部分图文】：
图１－１存储器大小及其良率预测ｕ］??Ｆｉｕｒｅ?１－１?Ｍｅｍｏｒｓｉｚｅ?ａｎｄ?ｉｔｓｏｏｄ?ｒａｔｅｒｅｄｉｃｔｉｏｎ＾２１??
２．１?ＳＲＡＭ功能结构??微观上存储器是复杂的组成，需要将内部细微的电流变化表现为宏观上数据??的改变，期间涉及多模块之间的相互协作。完整ＳＲＡＭ具备的内部结构如图２－??１所示。??［－？Ｉ地址寄存器—？列解码单元，?｜??ｒｉ－ｉ，?ｔ?Ｉ??Ｕ?｜刷新逻辑??输?！—＾存储电路?＿＿Ｌ＿＾输??，—?ｓ厂＞?〇数据寄存器—一？出??????▲▲??－？Ｉ读写控制Ｐ???????Ｉ敏感放大器——??图２－１?ＳＲＡＭ功能结构示意图??Ｆｉｇｕｒｅ?２－１?ＳＲＡＭ?ｆｕｎｃｔｉｏｎａｌ?ｕｎｉｔ?ｓｃｈｅｍａｔｉｃ?ｄｉａｇｒａｍ??ＳＲＡＭ内结构包括地址寄存器、行解码单元、列解码单元、敏感单元、读写??控制、数据寄存器、存储单元［４６］。要对存储电路进行读写操作，需要相应的地址??信息、读写状态信息、写入数据信息。地址信息进入后，被记录至地址寄存器，??然后根据实际的位数关系，将地址拆分为行地址与列地址，在相应的解码单元内??实现操作上对应，而后会确定该地址对应的存储电路单元。进行读出状态时，存??储电路反馈出微弱的电流信号
２．２．１单元故障类型??单元故障类型是根据ＳＲＡＭ内部，最小存储单元发生的故障进行划分。现??行ＳＲＡＭ单元中，较典型的结构为六管结构，如图２－２所示??ＷＬ??Ｌｉ?｜?＾?７ｐ￣??ｉ—＂ｒ?ｑ?—??＿１奶｜?，——???ｍＨｕ?Ｌ｜??ｍ：?｜－｜｜?ｌ｜－｜?％??＾?Ｘ?Ｌ??ＧＮＤ??图２－２六管ＳＲＡＭ故障示意图??Ｆｉｇｕｒｅ?２－２?Ｓｃｈｅｍａｔｉｃ?ｏｆ?ｓｉｘ?ｔｕｂｅ?ＳＲＡＭ?ｆａｉｌｕｒｅ??上图中六个ＭＯＳ管组成基本存储单元，读写控制由ＷＬ和ＢＬ进行控制，??完整功能应结合上节ＳＲＡＭ整体结构进行分析。当单元内不同ＭＯＳ管发生故障??时，表现出不同的故障类型，有以下几种划分??ＳＡＦ?（ＳＴＡＣＫＡＴ０／１ＦＡＵＬＴ）：固定地址故障。地址下对应的数据位无法写??入对应数据，单一的保持为固定数据，或０或１，真实原因与存储器内部物理结??构错误有关，。??ＴＦ?（Ｔｒａｎｓｉｔｉｏｎ?Ｄｅｌａｙ?Ｆａｕｌｔ）：翻转故障。状态跳变故障时特殊故障类型，发??生在对存储单元进行写操作的，不发生正常的跳变。需要指出的是跳变故障和固??定故障不可相互替代
【参考文献】：
期刊论文
[1]纳米CMOS工艺下集成电路可制造性设计技术[J]. 程玉华. 中国科学（E辑:信息科学）. 2008(06)
[2]基于双核扫描链平衡的SoC测试调度[J]. 胡瑜,韩银和,李华伟,吕涛,李晓维. 计算机辅助设计与图形学学报. 2005(10)
[3]SOC可测试性设计与测试技术[J]. 胡瑜,韩银和,李晓维. 计算机研究与发展. 2005(01)
[4]嵌入式存储器内建自测试的原理及实现[J]. 陆思安,何乐年,沈海斌,严晓浪. 固体电子学研究与进展. 2004(02)
[5]一款通用CPU的存储器内建自测试设计[J]. 何蓉晖,李华伟,李晓维,宫云战. 同济大学学报(自然科学版). 2002(10)
硕士论文
[1]嵌入式存储器测试算法的研究与实现[D]. 郭双友.西安电子科技大学 2009
本文编号：3591025
本文链接：https://www.wllwen.com/kejilunwen/jisuanjikexuelunwen/3591025.html
