当前位置:主页 > 科技论文 > 计算机论文 >

应用于NAND Flash的LDPC码研究

发布时间:2022-01-16 16:17
  在当今大数据时代,海量的数据需要进行存储。NAND Flash凭借着容量高、功耗低、性能好等优点,被广泛应用于电子、医疗、汽车、工业等各个领域。但是,随着半导体工艺水平的提高和NAND Flash存储单元存储数据的增加,NAND Flash原始的存储误码率大幅上升。RS和BCH等纠错码不再能满足NAND Flash对纠错性能的要求,此时,拥有接近于香农极限性能的LDPC码成为了NAND Flash的纠错码。在此背景下,设计出符合NAND Flash要求的高性能纠错模块具有很大的意义。本文首先对NAND Flash的存储差错原理进行分析。考虑到QC-LDPC码的准循环特性,可以降低编译码器的复杂度,便于硬件上实现编译码器,所以本文使用PEG构造法结合QCLDPC码构造了用于NAND Flash的LDPC码。接着,根据H校验矩阵结构,对编译码算法进行了改进。对于译码算法,提出基于比特翻转算法和分层最小和算法级联的BFLMS算法,它在保持良好纠错性能的同时,可以进行快速的译码迭代,满足NAND Flash对速度的要求。然后,给出了相应的编译码器硬件结构,对可调节并行度的译码器硬件结构进行了详... 

【文章来源】:杭州电子科技大学浙江省

【文章页数】:65 页

【学位级别】:硕士

【部分图文】:

应用于NAND Flash的LDPC码研究


Flash存储器结构

分布图,矩阵,分布图,循环置换


杭州电子科技大学硕士学位论文11对于QC-LDPC准循环码的H校验矩阵结构分析可知,每一个子循环置换矩阵不同之处在于把单位矩阵移动多少次。这种特性便于硬件实现上使用移位寄存器完成编译码,硬件实现复杂度上大大降低。另外H校验矩阵的存储只需要存储单位矩阵移动的位置,因此存储复杂度也会大大降低。这些优点使QC-LDPC准循环码成为了LDPC硬件实现上的较好选择。2.2.3LDPC码的生成确定好构造方法之后,就可以使用软件工具进行H校验矩阵的生成。本文是在Matlab环境下进行的,根据NANDFlash存储器的高码率、强纠错能力的需求,选择构造出的H校验矩阵由4个256阶单位循环置换矩阵组成,码长n=17664,信息位k=16640,码率n=k/n=0.942。每H矩阵的每个子循环置换矩阵就用一个单位矩阵循环移位次数值代表,值-1代表零矩阵,其它值就代表移位的次数。下图2.4是本文生成的(17664,16640)LDPC码的H校验矩阵元素真实分布图。其中值为1的元素用白色点表示,值为0的用黑色点表示。图2.4H校验矩阵真实分布图下面给出本文生成的H校验矩阵:H[4][69]={{0,183,0,117,0,12,0,91,194,222,3,105,0,229,0,186,205,180,215,91,81,0,21,0,87,0,0,182,0,28,100,0,0,51,144,95,0,86,242,0,175,0,0,114,246,0,166,110,72,0,0,247,131,0,143,0,238,0,34,173,0,0,18,187,220,0,0,-1,192},{27,118,165,168,211,164,105,18,159,240,87,194,91,238,181,28,63,176,191,94,19,76,149,126,31,144,133,204,215,74,93,218,129,192,175,152,209,134,155,184,129,0,55,98,245,34,209,70,43,14,79,226,233,242,73,172,11,190,47,178,73,196,59,182,45,12,203,26,0,},{48,35,218,0,120,118,175,36,0,155,0,3,86,104,227,0,0,0,89,0,56,19,9,12,120,161,229,99,31,4

流程图,流程图,方法学,厂商


杭州电子科技大学硕士学位论文121,0,98,180,244,0,139,202,67,0,124,13,208,137,71,18,101,0,203,0,127,199,0,153,160,0,72,0,209,0,0,85,166,63,0,0,91,-1,87,212,},{105,0,39,202,1,0,51,0,165,0,159,0,201,0,143,58,49,204,0,126,0,28,0,38,0,200,239,0,181,0,11,58,45,0,75,0,221,0,135,46,0,232,55,0,0,168,123,0,249,52,255,154,0,252,239,94,201,132,71,110,233,160,0,2,81,112,147,0,-1,},};2.3UVM验证方法学UVM(UniversalVerficationMethodology)是基于SystemVerilog的一种先进的验证方法学[37]。一般基于SystemVerilog的验证方法学,在市面上使用的主要有三种,VMM(VerificationMethodologyManual)、OVM(OpenVerificationMethodology)和UVM。UVM是其中最新的,它不仅继承了VMM和OVM各自的优点,还解决了它们的不足之处,将VMM和OVM完美结合,并进一步发展。一般一种验证方法学的发展都由三个部分决定。首先需要EDA厂商的支持,在IC设计中,肯定需要使用EDA工具,因此,EDA厂商支持的就更大可能获得成功,可以说EDA厂商的支持是最重要的。UVM是由Synopsys、Mentor、Cadence三大EDA厂商共同协商推出的,UVM肯定最受EDA厂商的支持。第二个,就是要看使用UVM的公司的数量多不多,目前市面上绝大数有实力的IC设计公司都选择使用UVM作为其验证方法,UVM已经得到了市场的验证。最后一个是是否有更好的方法去替代UVM,由于UVM是最近几年刚推出的,因此它还很年轻,具有持续的生长力。目前,UVM代表了验证方法学的未来发展[38]。2.3.1现代IC验证流程图2.5现代IC前端设计流程图现代IC设计中验证过程是必不可少的,对设计好的芯片进行验证就是要确保芯片满足设

【参考文献】:
期刊论文
[1]一种基于UVM的高层次化验证平台设计[J]. 李晨阳,宋澍申,王涛,黄坤超.  微电子学与计算机. 2019(06)
[2]芯片敏捷开发实践:标签化RISC-V[J]. 余子濠,刘志刚,李一苇,黄博文,王卅,孙凝晖,包云岗.  计算机研究与发展. 2019(01)
[3]LDPC码的自适应补偿最小和译码算法[J]. 王琼,李思舫,罗亚洁.  电讯技术. 2019(06)
[4]面向NAND Flash存储的纠错编码技术概述[J]. 彭福来,于治楼,陈乃阔,耿士华,毕研山.  计算机与现代化. 2017(11)
[5]开源硬件描述语言Chisel的组合电路设计[J]. 雷思磊.  单片机与嵌入式系统应用. 2017(03)
[6]基于UVM的存储控制器功能验证[J]. 曹阳,胡越黎.  计算机测量与控制. 2015(03)
[7]用于NAND Flash的长BCH编码快速算法[J]. 任克强,吴帆,谢斌.  计算机应用研究. 2015(07)
[8]闪存控制器中BCH解码器的VLSI设计[J]. 郑朝霞,丁明鹏,钟建福,李继承.  华中科技大学学报(自然科学版). 2014(01)
[9]NAND Flash控制器中RS码的设计与验证[J]. 张文静,姚智慧.  计算机工程与设计. 2013(07)
[10]基于UVM的高效SOC验证环境[J]. 张军,常国锋.  科技通报. 2012(12)

硕士论文
[1]高速QC-LDPC码译码器的研究与设计[D]. 郑枭.东南大学 2018
[2]NAND闪存的LDPC码比特翻转译码算法研究[D]. 姜超.西安电子科技大学 2017



本文编号:3593016

资料下载
论文发表

本文链接:https://www.wllwen.com/kejilunwen/jisuanjikexuelunwen/3593016.html


Copyright(c)文论论文网All Rights Reserved | 网站地图 |

版权申明:资料由用户bd41c***提供,本站仅收录摘要或目录,作者需要删除请E-mail邮箱bigeng88@qq.com