XDSP支持缺失流水和非阻塞的全局Cache的设计与实现

发布时间：2017-05-12 18:01

  本文关键词：XDSP支持缺失流水和非阻塞的全局Cache的设计与实现，由笔耕文化传播整理发布。

【摘要】：随着应用需求的不断发展,多核DSP得到了广泛的应用,其体系结构也逐渐成为学术界的研究热点。尽管DSP系统中的处理器速度以每年60%快速增长,但是存储器访问速度发展的滞后性(即“存储墙”问题)却限制了系统整体性能的提升。全局Cache是多核DSP片上存储系统的重要组成部分,研究多核DSP全局Cache的设计和优化策略对于缓解“存储墙”问题带来的性能瓶颈具有重要意义。XDSP是国防科大自主研制的一款高性能多核DSP,多个DSP内核通过互连环网结构共享全局Cache等资源,片上拥有四个DDR3接口和多个其它外设接口。本文以XDSP为研究背景,着重对全局Cache中的缺失流水和非阻塞处理机制进行了设计和实现。论文的主要内容包含如下几个方面:首先,对全局Cache整体进行了描述,包括整体结构的设计,Cache映射、写入、替换策略的确定,存储体结构的选择以及全局Cache控制寄存器组的设计等。其次,在全局Cache中实现了缺失流水机制,使不同类型的请求在流水线中并行处理。通过设计高效的输入缓冲、改进的流水线传输,合理的冲突判断机制等优化结构,有效提升了缓冲器使用效率,平滑了全局Cache与DDR之间数据的传输,加速了全局Cache对请求的处理速度。再次,在全局Cache实现了基于非阻塞Cache的缺失处理机制。分别从缺失请求的存储与缺失返回数据的处理两个方面进行设计与优化,采用支持多项多相关的缺失缓冲请求管理、缺失请求死锁的处理,处理结构与缓冲结构的高效协同处理等策略,能够在缺失请求出现时不暂停流水线继续非相关请求的正常访问,有效的减少了缺失的时间开销,保证了全局Cache的高效运行。最后,对全局Cache进行了验证和逻辑综合。目前模块级验证已经完成,功能正确,系统级验证正在展开。在某厂家45nm工艺下进行综合,经过优化,其频率、面积和功耗均达到了设计要求。同时还对全局Cache中的关键技术进行了性能评估。
【关键词】：共享存储 非阻塞Cache 缺失流水 FIFO 输入缓冲 缺失缓冲
【学位授予单位】：国防科学技术大学
【学位级别】：硕士
【学位授予年份】：2014
【分类号】：TP332

  本文关键词：XDSP支持缺失流水和非阻塞的全局Cache的设计与实现，由笔耕文化传播整理发布。

，

本文编号：360441