基于OPB总线的NAND Flash控制器设计与验证

发布时间：2022-01-25 02:08

　　近几年FLASH存储器的销量不断增长,NAND FLASH是现在市场上最主要的非易失闪存技术,但是NAND FLASH本身存在着读写控制时序复杂和位交换等问题。本课题分析其固有缺点,开发出NAND FLASH控制器,并且为其添加了OPB总线接口,使得控制器可以作为OPB总线的从设备被使用,便于控制器的SOC实现。（1）分析了FLASH Memory产品的现状和发展趋势,对NAND FLASH和NOR FLASH进行了比较,指出了各自的优缺点,阐述了开发基于OPB总线的NAND FLASH控制器的意义。（2）通过分析NAND FLASH组织结构、指令操作和AC特性参数,论述了控制器设计的技术基础,并阐述了OPB总线技术和SOC技术的特点。（3）根据控制器功能和性能方面的基本设计要求,采用模块化设计思想,完成了总线接口模块和控制模块的设计与实现。详细论述了总线接口模块的地址译码模块、数据FIFO、地址FIFO、主控模块的实现方法。具体论述了时钟控制模块的实现方法,给出了状态控制模块中页读取、页编程、块擦除、ID读取、重置、状态读取、查错等指令的状态机设计实现过程。根据ECC算法实现原理,详... 

【文章来源】：湖南大学湖南省 211工程院校 985工程院校 教育部直属院校

【文章页数】：92 页

【学位级别】：硕士

【部分图文】：

命令字锁存AC特性参数指示图

数据锁存AC特性参数指示图

基于OPB总线的NAND FLASH控制器设计与验证有不同的总线宽度及时序要求的外设和内存，以使这些外设和内存能够尽量对PLB性能的影响。通常，一些低性能的设备都连接在OPB总线上。在PLBB之间有一个OPB桥，用来实现PLB主设备与OPB从设备之间的数据传输reConnect总线中的DCR总线主要用来配置PLB和OPB主/从设备中的状态寄和控制寄存器，该总线可以使PLB从低性能状态中减小负荷，更有效的控制传输。DCR总线取消了内存地址映射配置寄存器，因此，可以减少读取操作加处理器内部总线的带宽。CoreConnect总线是一种完整的、通用的解决方案被认为是一种很好的结构性总线，主要应用于高性能嵌入式系统的设计[14-17]

【参考文献】：
期刊论文
[1]使用组合协议逻辑PCL验证Amended Needham-Schroeder协议[J]. 刘锋,李舟军,周倜,李梦君.  计算机工程与科学. 2008(11)
[2]并行NOR Flash在SOPC开发中的应用[J]. 赵飞,王炎,付瑜.  单片机与嵌入式系统应用. 2008(09)
[3]汉明码纠错检错能力分析与应用[J]. 辛英.  盐城工学院学报(自然科学版). 2008(01)
[4]基于FPGA的K9F2G08U0M NandFLASH控制器设计[J]. 王崇剑,李玉山.  电子元器件应用. 2008(03)
[5]基于FPGA的K9F2G08U0M NandFLASH控制器设计[J]. 王崇剑,李玉山.  电子元器件应用. 2008 (03)
[6]基于Verilog HDL的有限状态机设计与描述[J]. 刘小平,何云斌,董怀国.  计算机工程与设计. 2008(04)
[7]基于AMBA总线的NAND FLASH控制器软硬件划分设计[J]. 肖鹏,刘新宁,杜洪华.  现代电子技术. 2008(02)
[8]基于扇区映射的NOR flash磁盘模拟方法[J]. 朱海东,王新社.  计算机工程与设计. 2007(24)
[9]汉明码编译码的FPGA设计与实现[J]. 盛孟刚.  山西电子技术. 2007(06)
[10]基于不同类型Flash-ROM的Bootloader设计[J]. 张起贵,裴科,张刚,赵哲峰.  计算机工程与应用. 2007(33)



本文编号：3607709