近阈值时序容错电路设计及其在处理器中的应用

发布时间：2022-02-22 23:19

　　随着物联网应用领域的扩展,能效成为集成电路的重要指标。而近阈值计算是提高芯片能效的有效方式。近阈值电压下电路的时序特性对工艺、电压、温度（PVT,process voltage and temperature）的偏差极其敏感。传统的芯片设计方法中,增加时序余量会造成性能、面积和能耗的损失,在近阈值电压工作条件下的影响更加显著。为了减少设计中的时序余量,时序错误检测与纠正（EDAC,error detection and correction）技术得到了广泛的研究。传统的ED AC电路中,一方面,时序错误检测的实现需要在传统寄存器（或锁存器）结构的基础上增加大量的晶体管,导致容错电路单元甚至整个系统的面积增大;另一方面,时序错误的纠正往往会带来额外的性能开销,随着时序错误率的上升,系统的性能会出现明显的下降。本文围绕传统EDAC电路的面积和性能开销问题展开了深入的研究,设计了一种低功耗现场纠错的时序容错寄存器（ESCFF,error in-situ correction flip-flop）,并将其应用在近阈值工作条件下的国产自主设计商用处理器CK802中。具体工作内容和创新点如下:1.... 

【文章来源】：浙江大学浙江省211工程院校985工程院校教育部直属院校

【文章页数】：69 页

【学位级别】：硕士

【文章目录】：
致谢
摘要
ABSTRACT
1 绪论
    1.1 引言
        1.1.1 近阈值计算的优势
        1.1.2 近阈值计算的挑战
    1.2 容错电路的发展现状
    1.3 本论文工作的主要内容
    1.4 本章小结
2 时序容错电路基本原理
    2.1 时序路径和时序错误
    2.2 时序检错方法概述与分析
    2.3 现场纠错方法概述与分析
        2.3.1 支持现场纠错的容错单元
        2.3.2 全局时钟关断技术原理
    2.4 本章小结
3 时序容错寄存器电路(ESCFF)的设计和实现
    3.1 ESCFF的电路结构设计
        3.1.1 检错电路
        3.1.2 纠错电路
    3.2 ESCFF的工作时序
    3.3 ESCFF的实现结果
        3.3.1 ESCFF的设计步骤
        3.3.2 ESCFF的晶体管参数与仿真结果分析
        3.3.3 ESCFF的版图和物理参数分析
    3.4 本章小结
4 基于时序容错寄存器( ESCFF)的处理器设计和实现
    4.1 基于ESCFF的容错处理器的设计
        4.1.1 系统级错误恢复逻辑设计
        4.1.2 关键路径分析
        4.1.3 检错窗口宽度的设置
    4.2 基于ESCFF的容错处理器实现结果
        4.2.1 ESCFF的替换与物理设计步骤
        4.2.2 版图和物理参数分析
        4.2.3 容错处理器的功能验证和能效分析
    4.3 本章小结
5 总结和展望
    5.1 总结
    5.2 研究展望
参考文献
作者简历及攻读硕士学位期间的研究成果


【参考文献】：
期刊论文
[1]轻量级现场纠正的错误消除寄存器设计[J]. 郝子轶,项晓燕,陈晨,孟建熠.  浙江大学学报(工学版). 2017(03)

博士论文
[1]基于时序容错的近阈值高能效处理器研究[D]. 王晟.浙江大学 2017
[2]基于动态检测纠正技术的时序容错处理器研究[D]. 郝子轶.浙江大学 2016



本文编号：3640386