基于DDR的大容量高速存储装置研究

发布时间：2017-05-14 10:05

  本文关键词：基于DDR的大容量高速存储装置研究，，由笔耕文化传播整理发布。

【摘要】：在信息爆炸时代,如何实现数据高速大容量存储逐渐成为一个亟待解决的问题。通过对DDR存储器研究并借鉴SATA替代ATA这种并行通信改进为串行通信的方法,本研究提出SDDR存储器的方案设计,然后基于SDDR存储器将系统进一步扩展为SDDR存储阵列。采用文件系统方式对存储阵列的数据管理,在扩大容量的同时实现数据在传输速度和存取效率上的双提高。 针对设计方案,本研究实现了硬件电路板的设计并通过代码调试验证。 具体如下： 1.定义SDDR存储系统数据传输的帧格式。阐述SDDR存储器的设计方案。用VHDL语言描述主机接口、主机端和存储器的统一节点接口、只写总线和转换单元等模块的设计。通过程序调试仿真以及对系统进行了性能分析。 2.介绍SDDR存储阵列的构建过程。在SDDR存储器的基础上,通过改进主机接口和拆分整合主机数据等来完善SDDR存储阵列的功能,用VHDL语言描述模块设计并通过调试仿真并对系统进行了性能分析。 3.硬件电路设计焊接调试和对系统板级验证。根据系统实现的功能,得出整个硬件平台的设计方案,并介绍了选取合适芯片的方法,然后根据FPGA芯片的外围接口特点设计DDR存储器模块、电源模块、以太网模块和串口模块等电路原理图。对PCB布局布线,系统采用12层的PCB结构。对焊接调试过程出现的问题以及应对修改方法等注意事项,也作了较详细的介绍。通过整个硬件电路调试验证了SDDR存储阵列设计的正确性。 4.文件系统访问SDDR存储阵列方案设计。对SDDR存储阵列内存进行管理,介绍存储阵列的文件系统结构,讲述文件格式化、存储和读取的设计过程。 SDDR存储阵列是一种新型存储系统,利用统一节点接口和只写总线搭建架构,并且在FPGA上建立合理的文件系统管理存取数据。系统通过提高只写总线的传输速度、在只写总线上挂载多个存储器和构成阵列形式实现数据存取速率的提高和存储容量的扩大。目前,SDDR存储阵列的方案在自己设计的电路板上已得到验证,串行时钟达到450MHz,内存空间为8路DDR存储器空间即256MB。系统抗干扰性能强,数据传输可靠,是存储领域的一种创新。
【关键词】：大容量 高速 DDR FPGA 文件系统
【学位授予单位】：太原理工大学
【学位级别】：硕士
【学位授予年份】：2014
【分类号】：TP333
【目录】：

• 摘要3-5
• ABSTRACT5-11
• 第一章 绪论11-19
• 1.1 研究背景及意义11-12
• 1.2 DDR SDRAM12-14
• 1.3 以太网帧格式14-15
• 1.4 开发平台介绍15-16
• 1.5 论文完成主要工作及章节安排16-17
• 1.6 本章小结17-19
• 第二章 SDDR存储器的设计与实现19-35
• 2.1 SDDR存储器帧结构19-20
• 2.2 SDDR存储系统方案架构20-21
• 2.3 各功能模块的设计及实现21-33
• 2.3.1 主机接口21-22
• 2.3.2 主机端统一节点接口UNI22-25
• 2.3.3 存储器端统一节点接口UNI25-30
• 2.3.4 只写总线BoW30-31
• 2.3.5 DDR存储器构件31
• 2.3.6 时钟设计模块31-33
• 2.4 仿真验证及分析33-34
• 2.5 本章小结34-35
• 第三章 SDDR存储阵列的设计与实现35-41
• 3.1 构建存储阵列35-37
• 3.2 主要功能模块的设计37-39
• 3.2.1 阵列主机接口37-39
• 3.2.2 SDDR存储器及串行总线39
• 3.3 仿真验证及分析39-40
• 3.4 本章小结40-41
• 第四章 SDDR存储阵列的数据管理41-51
• 4.1 FAT文件系统和Ext文件系统41-42
• 4.2 SDDR存储阵列文件系统方案架构42-44
• 4.3 主要功能模块设计44-46
• 4.3.1 译址控制模块44-45
• 4.3.2 建立文件系统拓扑结构模块45-46
• 4.4 文件系统的设计46-49
• 4.4.1 格式化文件46
• 4.4.2 存储文件46-48
• 4.4.3 读取文件48-49
• 4.5 本章小结49-51
• 第五章 硬件设计调试及板级验证51-69
• 5.1 方案论述51-52
• 5.2 硬件电路的设计52-59
• 5.2.1 FPGA模块52-54
• 5.2.2 复位和电源模块54-56
• 5.2.3 JTAG模块56
• 5.2.4 串口模块56-57
• 5.2.5 DDR存储器模块57-58
• 5.2.6 网络传输模块58-59
• 5.3 硬件电路的调试59-64
• 5.3.1 复位和电源模块59-60
• 5.3.2 JTAG模块60
• 5.3.3 串口模块60-61
• 5.3.4 DDR存储器模块61-63
• 5.3.5 网络传输模块63-64
• 5.4 板级验证64-68
• 5.5 本章小结68-69
• 第六章 总结与展望69-71
• 6.1 总结69
• 6.2 展望69-71
• 参考文献71-75
• 致谢75-77
• 攻读学位期间发表的学术论文及成果77-79
• 附录79-81

【参考文献】

中国期刊全文数据库 前10条

1 王维平;张正炳;贺东芹;;基于FPGA的DDR控制器设计[J];长江大学学报(自然科学版);2011年02期

2 刘学观;江盼盼;郭辉萍;曹洪龙;;高速数字信号在PCB中的传输特性分析[J];电波科学学报;2009年03期

3 代健美;耿华芳;;基于TPS54310的SOC电源电路设计[J];电源技术应用;2008年05期

4 曹晓曼;林森;方火能;;基于闪存的大容量存储阵列[J];电子科技;2012年03期

5 清明;小议DDR SDRAM[J];电脑知识与技术;2001年21期

6 鲍丽娜;张威;张刚;;SDDR存储器:新型存储架构设计[J];电光与控制;2014年06期

7 陈媛;印制线路板的设计[J];火控雷达技术;2005年03期

8 陈威;王晖;;基于VMM的文件完整性监控系统的设计与实现[J];计算机科学;2012年09期

9 张小进;罗海波;;一种基于NAND FLASH的FAT文件系统的研究与实现[J];海南大学学报(自然科学版);2012年04期

10 刘晋;任洪敏;胡巍;陈天伦;沈俞超;;EXT2文件系统格式化程序的设计与实现[J];西华大学学报(自然科学版);2012年02期

  本文关键词：基于DDR的大容量高速存储装置研究，由笔耕文化传播整理发布。

本文编号：364853