基于FPGA的连续存储系统实现

发布时间：2022-08-10 11:29

　　随着信息技术的发展，通讯、雷达等领域对高速、大容量数据实时存储提出了更高的要求。在控制系统中，高速数据获取常用到数据缓冲存储器，其原因是微控制器及常规总线难以及时地处理现场高速输出的数据流。在海量连续数据存储板的控制系统中，采用集成度高、功耗低、可靠性高、处理能力强的动态同步随机存储器SDRAM，是最好的选择。但是，与速度快、控制简单的SRAM相比，SDRAM存储有复杂的时序要求，需要定时刷新，为此，必须设计SDRAM控制器。为了降低系统成本，采用FPGA技术，并使用Verilog语言设计和实现控制器。本论文简要介绍了发展高速数据采集及存储系统的必要性和重大意义，存储体发展现状，以及任务研究的通用存储扩展模块的应用范围和概况介绍；针对SDRAM的固有内部特性，设计了乒乓存储方案和内存交错存储方案，解决了定时刷新与数据读写的矛盾，以及预充电与数据读写的矛盾，从而满足了高速连续数据流不间断存储的要求；结合实际系统设计，设计了使用大规模集成电路FPGA实现的硬件接口电路，并且分析了操作SDRAM时的状态转移过程；用verilog语言实现了连续存储的控制器的模块设计，使SDRAM对计算机用户端... 

【文章页数】：62 页

【学位级别】：硕士

【文章目录】：
中文摘要
Abstract
第一章 绪论
    1.1 大容量实时存储器的发展概况
    1.2 课题的意义
    1.3 论文的主要工作
第二章 论文相关的基本概念
    2.1 FPGA的原理和结构
        2.1.1 基本结构
        2.1.2 Cyclone系列器件以及EP1C6的具体特性
    2.2 用Verilog语言编写的FPGA的风格
        2.2.1 Verilog语言简介
        2.2.2 基本结构
        2.2.3 如何用verilog描述可综合的状态机
            2.2.3.1 同步有限状态机简介
            2.2.3.2 可综合设计
            2.2.3.3 用verilog语言设计可综合的状态机的指导原则
        2.2.4 编写FPGA的流程
    2.3 SDRAM结构简介
        2.3.1 SDRAM原理概述
        2.3.2 16Meg*16SDRAM的功能块框图
        2.3.3 初始化
        2.3.4 SDRAM存储中的重要概念
            2.3.4.1 突发传输
            2.3.4.2 CAS延迟
            2.3.4.3 预充电
            2.3.4.4 刷新
        2.3.5 SDRAM相关命令的含义
    2.4 FIFO电路概述
第三章 连续数据存储板的系统实现
    3.1 系统背景及平台介绍
    3.2 关键问题及方案
        3.2.1 需要解决的问题
        3.2.2 解决方案
    3.3 硬件部分描述
        3.3.1 框图概况
        3.3.2 通道内部框图
    3.4 模块组成及逻辑图
        3.4.1 顶层概况以及主状态机
        3.4.2 管脚定义
        3.4.3 初始化模块INIT
        3.4.4 主状态机模块FSM
        3.4.5 进入空闲状态模块GOTO_IDLE
        3.4.6 退出空闲状态模块EXIT_IDLE
        3.4.7 控制模块CONTROL
            3.4.7.1 数据流连续写模块SW_TOP
            3.4.7.2 计算机写模块CW_TOP
            3.4.7.3 计算机读模块CR_TOP
        3.4.8 数据通道
第四章 时序分析及仿真波形
    4.1 时序分析及仿真波形
        4.1.1 初始化时序
        4.1.2 空闲状态时序
            4.1.2.1 进入空闲状态
            4.1.2.2 退出空闲状态
        4.1.3 数据流连续写时序
            4.1.3.1 开始的时序
            4.1.3.2 A、B组转换时序
            4.1.3.3 由外部停止的结束时序
        4.1.4 CPU连续写数据仿真时序
        4.1.5 CPU连续读数据仿真时序
        4.1.6 总时序
    4.2 小节
第五章 总结与展望
    5.1 总结
    5.2 展望
参考文献
致谢


【参考文献】：
期刊论文
[1]基于FPGA的异步FIFO设计[J]. 张维旭,贺占庄.  计算机技术与发展. 2006(07)
[2]宽带信号采样的关键技术研究[J]. 王志刚,卢涛,田书林.  电子科技大学学报. 2006(02)
[3]使用FIFO完成数据传输与同步（上）[J]. 赵震甲.  中国集成电路. 2005(08)
[4]高速DSP图像处理系统中的乒乓缓存结构研究[J]. 李武森,迟泽英,陈文建.  光电子技术与信息. 2005(03)
[5]基于486CPU的SDRAM控制器的设计与实现[J]. 张义伟,曾田.  电子元器件应用. 2005(06)
[6]基于486CPU的SDRAM控制器的设计与实现[J]. 张义伟,曾田.  电子元器件应用. 2005 (06)
[7]高速大容量数据采集存储系统设计[J]. 侯孝民,张卫杰,龙腾.  无线电工程. 2005(04)
[8]基于PCI总线的高速大容量数据采集卡[J]. 和志强,薛世建.  数据采集与处理. 2004(04)
[9]基于FPGA的SDRAM控制器设计[J]. 周昆正.  现代电子技术. 2003(13)
[10]基于VerilogHDL的流水线的设计方法及应用[J]. 杨君,王景存.  武汉科技大学学报(自然科学版). 2002(04)



本文编号：3673557