DDR/DDR2接口的FIFO设计

发布时间：2022-10-19 12:17

　　为了满足现代电子领域对于大容量、高速度存储介质的需要,DDR SDRAM存储介质需要更完善的接口控制模块和更便利的使用方式。本论文所构建的模块系统是一种行之有效的使用手段,已应用于中兴北研所多个传输类项目之中。 本文首先介绍了选题背景、国内外研究现状和论文的主要工作,接着对DDR SDRAM存储设备的原理和发展过程进行简介,并介绍了DDR SDRAM的接口时序,分析了其在系统中的位置、功能和作用,在此基础上提出了设计方案规划。之后着重叙述了基于Stratix-II GX系列FPGA的DDR2接口的FIFO工程设计,对于主控核心单元、数据输入单元和数据缓存单元进行了单独的模块化分析,并且对主要模块进行了功能仿真,归纳问题。接着通过使用chipscope软件平台进行在线调试,分析问题并提出相关关键技术问题及解决方法。 通过本系统模块的开发和调试,实现了一种FIFO特性的存储介质接口装置,便捷了对复杂时序接口的大容量、高速存储介质的应用。 

【文章页数】：64 页

【学位级别】：硕士

【文章目录】：
摘要
Abstract
第一章 绪论
    1.1 选题背景
    1.2 国内外研究现状
    1.3 本论文主要研究工作
        1.3.1 本文的主要研究工作
        1.3.2 本文的组织结构
第二章 DDR SDRAM原理以及系统设计方案
    2.1 DDR SDRAM的发展过程
        2.1.1 内存体系结构发展历程
        2.1.2 DDR SDRAM的体系结构
    2.2 DDR SDRAM的原理
        2.2.1 DDR SDRAM概述
        2.2.2 DDR接口管脚说明
        2.2.3 DDR上电初始化过程
        2.2.4 DDR状态控制图
    2.3 接口模块开发方案
        2.3.1 接口模块需求
        2.3.2 接口模块设计规划
        2.3.3 软件实施方案
第三章 基于STRATIXIIGX系列FPGA的DDR2 接口的FIFO工程设计
    3.1 系统概述
        3.1.1 系统结构
        3.1.2 Altera DDR2 IP Core简介
        3.1.3 状态控制模块（ddr2_state_ctrl）
        3.1.4 地址产生模块（ddr2_addr_gen）
        3.1.5 写方向数据选择（wr_data_sel）和读方向数据选择（rd_data_sel）
        3.1.6 数据缓存单元
    3.2 系统模块仿真
        3.2.1 激励模块介绍
        3.2.2 顶层模块仿真情况
        3.2.3 ddr2_ip_core模块仿真情况
        3.2.4 ddr2_state_ctrl子模块仿真情况
        3.2.5 仿真情况总结
第四章 chipscope软件平台下的在线调试与关键技术
    4.1 chipscope在线调试平台
        4.1.1 chipscope软件简介
        4.1.2 生成正确的chipScope文件
        4.1.3 正确的配置chipScope相关选项
        4.1.4 分析chipScope信号
    4.2 模块在线调试分析
    4.3 关键技术及总结
        4.3.1 流水线处理技术
        4.3.2 通道复位抗干扰技术
        4.3.3 状态机相关问题
第五章 结束语
    （1） 本文所做工作
    （2） 进一步的研究工作
致谢
参考文献
在读期间的研究成果


【参考文献】：
期刊论文
[1]一种基于QuartusⅡ集成综合器的FPGA面积优化方法[J]. 李萌,侯亚辉.  中国传媒大学学报(自然科学版). 2007(03)
[2]基于FPGA设计数字锁相环[J]. 张秀平,钟奇.  河海大学常州分校学报. 2007(03)
[3]有限状态机的建模与优化设计[J]. 陈勇.  重庆工学院学报(自然科学版). 2007(05)
[4]可编程逻辑器件开发系统ISE的使用[J]. 王义军,谢兵,张小刚.  东北电力学院学报. 2005(04)
[5]同步数字复接的设计及其FPGA实现[J]. 王志,石江宏,周剑扬,陈辉煌.  电子技术应用. 2005(04)



本文编号：3693347