基于FPGA的DDR3高速图像缓存策略

发布时间：2022-11-03 21:51

　　为满足图像处理领域多帧累计成像对高帧频、高分辨率数据的实时的采集与缓存的要求,外接大容量DDR3,并充分利用其带宽是亟待解决的问题。结合Xilinx提供的MIG_v4.0IP核,引入读写FIFO和读写逻辑控制模块,提出了一种基于DDR3的读写访问策略,可以提高DDR3带宽的利用率。测试结果表明,在DDR3 PHY接口工作频率400M的情况下,带宽利用率可达到90%以上。不失一般性,本文提出的访问策略对普通的高帧率、高分辨率图像的高速缓存同样能够提供有益参考。 

【文章页数】：4 页

【文章目录】：
1 DDR3访问特性
2 DDR3带宽利用率测试
    2.1 DDR3控制器用户接口介绍
    2.2 不同访问模式下带宽利用率测试
3 图像缓存策略设计
    3.1 图像数据的存放策略
    3.2 仿真测试
4 结语


【参考文献】：
期刊论文
[1]用于DDR3访存优化的数据缓冲机制[J]. 陈胜刚,付兴飞,曾思,刘胜.  国防科技大学学报. 2017(06)

硕士论文
[1]DDR3 SDRAM控制器与PHY的设计与仿真[D]. 聂小龙.山东大学 2017
[2]基于FPGA的无线图像采集传输系统的设计与实现[D]. 梅傲寒.安徽大学 2016
[3]适用于DDR SDRAM的控制器设计[D]. 容涛涛.西安电子科技大学 2012



本文编号：3700687