一种兼容MCS-51指令集的高速MCU设计与验证

发布时间：2017-05-17 03:10

  本文关键词：一种兼容MCS-51指令集的高速MCU设计与验证，由笔耕文化传播整理发布。

【摘要】：自二十世纪八十年代美国因特尔公司推出80C51、80C52微控制器后,兼容MCS-51指令集的微控制器在八位微控制器中逐渐成为市场主流。最近十几年,随着MCS-51指令集专利的到期,各大芯片设计厂商也都在MCS-51指令集基础上推出了自己的八位微控制器。目前,市场上采用MCS-51指令集的微控制器指令执行效率通常低于20MIPS,这严重制约了该类微控制器在高速数据处理方面的应用。为了提高MCS-51指令集的执行效率,论文中采用多周期技术和流水线技术设计出了指令执行效率高达36MIPS的MCU IP核c8051.课题中采用两个真双端口八位ROM和两个单端口八位ROM设计出了c8051IP的程序存储器结构,以这种结构作为程序存储器的c8051 IP可以在一个时钟周期内取出每条指令的所有操作码和操作数,这样使得c8051 IP可以采用类似于MIPS的五级指令流水线来执行自己的指令,这大大提高了c8051 IP执行指令的效率。课题中设计的c8051 IP存储器结构采用数据总线和程序总线分离的双总线哈弗架构。其数据存储器由工作寄存器组、片内RAM和特殊功能寄存器三部分组成,这三部分的字节地址采用统一编码的方式。c8051 IP支持中断操作,在微控制器处理中断服务程序前,c8051 IP创新性的采用LCALL指令的数据通路和控制通路实现了对PC值的入栈操作。为了方便c8051 IP与外部芯片通讯,课题设计了针对c8051 IP的UART、SPI和I2C接口,这些接口模块都支持中断操作。为了对c8051 IP和各外设模块做完整的功能测试,本论文在linux环境下搭建了c8051IP单指令测试平台和benchmark测试平台。MCU单指令测试部分,采用System Verilog端口对MCU内核进行封装,同时在测试模块中插入System Verilog断言,实现了单指令自动化测试平台的搭建。在benchmark测试部分,通过perl脚本,配合Keil编译器,使用NCsim完成了对MCU的benchmark测试平台的搭建。
【关键词】：MCS-51指令集 流水线技术 单指令测试 benchmark测试
【学位授予单位】：哈尔滨工业大学
【学位级别】：硕士
【学位授予年份】：2014
【分类号】：TP332
【目录】：

• 摘要4-5
• Abstract5-8
• 第1章 绪论8-12
• 1.1 课题背景8-9
• 1.2 国内外研究现状9-10
• 1.3 课题研究的目的和意义10
• 1.4 主要研究内容和论文结构10-12
• 第2章 微控制器内核结构设计12-27
• 2.1 MCS-51 指令集12
• 2.2 MCU存储器结构12-16
• 2.2.1 程序存储器12-14
• 2.2.2 数据存储器14-16
• 2.3 MCU内核结构16-22
• 2.3.1 指令流水线划分16-17
• 2.3.2 多周期控制17-19
• 2.3.3 流水线和状态机的对应关系19-20
• 2.3.4 MCU内核数据通路和控制通路20-22
• 2.4 MCU中断处理机制22-24
• 2.4.1 MCU内核中断系统简介22-23
• 2.4.2 硬件结构实现23-24
• 2.5 MCU整体结构24-26
• 2.6 本章小结26-27
• 第3章 基于存储器映射的外设接口设计及仿真27-52
• 3.1 UART模块结构设计及验证27-32
• 3.1.1 UART模块功能概述27-28
• 3.1.2 UART模块结构设计28-29
• 3.1.3 串口模块发送接收数据状态机29-30
• 3.1.4 UART配置寄存器30-31
• 3.1.5 UART模块仿真31-32
• 3.2 SPI模块结构设计及验证32-43
• 3.2.1 SPI模块功能概述32-33
• 3.2.2 SPI模块结构设计33-37
• 3.2.3 SPI配置寄存器37-38
• 3.2.4 SPI模块仿真38-43
• 3.3 I2C模块结构设计及验证43-48
• 3.3.1 I2C模块功能概述43-44
• 3.3.2 I2C模块结构设计44-46
• 3.3.3 I2C模块配置寄存器46-47
• 3.3.4 I2C模块功能仿真47-48
• 3.4 GPIO模块结构设计及验证48-51
• 3.4.1 GPIO模块功能概述48-49
• 3.4.2 GPIO模块结构设计49-50
• 3.4.3 GPIO模块特殊功能寄存器50
• 3.4.4 GPIO模块功能仿真50-51
• 3.5 本章小结51-52
• 第4章MCU单指令测试和benchmark测试52-59
• 4.1 单指令测试52-55
• 4.1.1 SystemVerilog接口建模52-53
• 4.1.2 基于SystemVerilog的MCU单指令测试53-55
• 4.2 benchmark测试55-57
• 4.2.1 benchmark测试流程55-56
• 4.2.2 benchmark测试结果56-57
• 4.3 性能对比57-58
• 4.4 本章小结58-59
• 结论59-60
• 参考文献60-64
• 致谢64

【参考文献】

中国期刊全文数据库 前3条

1 何立民;从Cygnal C8051F看8位单片机发展之路[J];单片机与嵌入式系统应用;2002年05期

2 牟刚,贺前华,江瑾;基于流水线结构的高速嵌入式MCU设计[J];微电子学;2004年04期

3 孙丽娜;;浅谈单片机系统的稳定性[J];民营科技;2012年03期

  本文关键词：一种兼容MCS-51指令集的高速MCU设计与验证，，由笔耕文化传播整理发布。

本文编号：372438