实时图像处理器的软硬件设计与实现
发布时间：2022-12-23 03:30
随着数字图像处理技术、IP网络技术的发展，实时图像处理系统在日常生活、军事、工业和医疗等许多领域得到了广泛的应用。实时图像处理器的硬件实现是进行实时图像处理和网络传输的前提，是视频图像产品的核心部分，也是视频图像处理算法研究与开发的基础。 本论文围绕实时图像处理器的软硬件设计与实现，开展了以下研究工作： 1．提出了一个实时图像处理器硬件实现方案，该方案以数字媒体处理器TMS320DM642为核心，以Xilinx 100万门FPGA为辅助处理器，具有较强的图像实时处理能力，具有4路视频输入端口和1路多制式视频输出端口，具有以太网接口、PCI接口、4个UART串行通信接口，功能较强。 2．完成了实时图像处理器的原理图设计、印制电路板设计和硬件的安装、调试。在印制电路板设计中，应用信号完整性分析的理论，对高速电路的布局、布线进行了优化设计，保证了硬件电路的高速性能。 3．应用DSP／BIOS嵌入式操作系统、CSL芯片支持库和视频设备驱动程序完成了各功能模块的软件编程和调试、测试。测试结果表明各功能模块都能正常工作，验证了软、硬件...
【文章页数】：70 页
【学位级别】：硕士
【文章目录】：
摘要
Abstract
1 绪论
1.1 研究背景
1.2 国内外发展现状
1.3 本文的主要工作与内容安排
2 实时图像处理器的硬件设计
2.1 系统的设计目标
2.2 系统硬件设计的总体方案
2.3 系统硬件各部分电路的设计
2.3.1 媒体处理器DM642内部结构
2.3.1.1 DM642的CPU结构
2.3.1.2 DM642的存储器结构
2.3.1.3 DM642的EDMA控制器
2.3.1.4 DM642的片内外设
2.3.2 视频输入输出模块
2.3.2.1 DM642视频端口介绍
2.3.2.2 视频采集通道接口设计
2.3.2.3 视频显示通道接口设计
2.3.2.4 DM642的12C模块
2.3.3 DM642外部存储空间的分配
2.3.3.1 DM642的外部存储器接口EMIF
2.3.3.2 外部CEO空间SDRAM接口设计
2.3.3.3 外部CE1空间Flash接口设计
2.3.3.4 外部CE2空间UART串口通信模块设计
2.3.3.5 FPGA寄存器端口
2.3.4 PCI/HPI/以太网接口模块
2.3.4.1 PCI/HPI接口设计
2.3.4.2 以太网接口设计
2.3.5 FPGA部分
2.3.6 系统组成的电源部分
2.4 实时图像处理器的印制板图设计
2.4.1 高速电路设计中的信号完整性分析SI
2.4.2 信号完整性分析工具
2.4.3 本系统设计中为保持信号完整性采取的措施
3 实时图像处理器的硬件调试与测试
3.1 实时图像处理系统的软件开发平台
3.1.1 CCS集成开发环境
3.1.2 DSP/BIOS嵌入式实时多任务操作系统
3.1.2.1 DSP/BIOS实时多任务操作系统简介
3.1.2.2 DSP/BIOS应用程序的开发流程
3.1.2.3 DSP/BIOS应用程序的启动序列
3.1.2.4 DSP/BIOS的多任务调度
3.1.3 片级支持库CSL
3.1.4 DDK设备驱动程序开发包
3.2 实时图像处理系统的各个模块调试与测试
3.2.1 DM642初始化设置
3.2.2 DM642存储器读写
3.2.3 视频设备软硬件调试
3.2.3.1 视频设备驱动程序模型
3.2.3.2 视频设备迷你驱动程序的设计
3.2.3.3 编写测试程序与观察结果
3.2.4 串口通信模块调试
3.2.5 网口通信模块调试
3.2.6 PCI接口测试
3.2.7 Flash程序加载
4 基于JPEG 2000的图像压缩及其以太网传输
4.1 JPEG 2000图像压缩标准
4.1.1 JPEG 2000图像压缩标准介绍
4.1.2 JPEG 2000核心编解码模块与过程
4.2 JPEG2网络摄像机实现的程序流程
4.3 程序测试与结果
5 结束语
致谢
参考文献
本文编号：3724623
【文章页数】：70 页
【学位级别】：硕士
【文章目录】：
摘要
Abstract
1 绪论
1.1 研究背景
1.2 国内外发展现状
1.3 本文的主要工作与内容安排
2 实时图像处理器的硬件设计
2.1 系统的设计目标
2.2 系统硬件设计的总体方案
2.3 系统硬件各部分电路的设计
2.3.1 媒体处理器DM642内部结构
2.3.1.1 DM642的CPU结构
2.3.1.2 DM642的存储器结构
2.3.1.3 DM642的EDMA控制器
2.3.1.4 DM642的片内外设
2.3.2 视频输入输出模块
2.3.2.1 DM642视频端口介绍
2.3.2.2 视频采集通道接口设计
2.3.2.3 视频显示通道接口设计
2.3.2.4 DM642的12C模块
2.3.3 DM642外部存储空间的分配
2.3.3.1 DM642的外部存储器接口EMIF
2.3.3.2 外部CEO空间SDRAM接口设计
2.3.3.3 外部CE1空间Flash接口设计
2.3.3.4 外部CE2空间UART串口通信模块设计
2.3.3.5 FPGA寄存器端口
2.3.4 PCI/HPI/以太网接口模块
2.3.4.1 PCI/HPI接口设计
2.3.4.2 以太网接口设计
2.3.5 FPGA部分
2.3.6 系统组成的电源部分
2.4 实时图像处理器的印制板图设计
2.4.1 高速电路设计中的信号完整性分析SI
2.4.2 信号完整性分析工具
2.4.3 本系统设计中为保持信号完整性采取的措施
3 实时图像处理器的硬件调试与测试
3.1 实时图像处理系统的软件开发平台
3.1.1 CCS集成开发环境
3.1.2 DSP/BIOS嵌入式实时多任务操作系统
3.1.2.1 DSP/BIOS实时多任务操作系统简介
3.1.2.2 DSP/BIOS应用程序的开发流程
3.1.2.3 DSP/BIOS应用程序的启动序列
3.1.2.4 DSP/BIOS的多任务调度
3.1.3 片级支持库CSL
3.1.4 DDK设备驱动程序开发包
3.2 实时图像处理系统的各个模块调试与测试
3.2.1 DM642初始化设置
3.2.2 DM642存储器读写
3.2.3 视频设备软硬件调试
3.2.3.1 视频设备驱动程序模型
3.2.3.2 视频设备迷你驱动程序的设计
3.2.3.3 编写测试程序与观察结果
3.2.4 串口通信模块调试
3.2.5 网口通信模块调试
3.2.6 PCI接口测试
3.2.7 Flash程序加载
4 基于JPEG 2000的图像压缩及其以太网传输
4.1 JPEG 2000图像压缩标准
4.1.1 JPEG 2000图像压缩标准介绍
4.1.2 JPEG 2000核心编解码模块与过程
4.2 JPEG2网络摄像机实现的程序流程
4.3 程序测试与结果
5 结束语
致谢
参考文献
本文编号：3724623
本文链接：https://www.wllwen.com/kejilunwen/jisuanjikexuelunwen/3724623.html
