基于SystemVerilog语言的同步/异步存储控制器的验证

发布时间：2023-02-13 14:52

　　随着集成电路技术的发展,芯片的尺寸在逐渐缩小,然而其复杂度和功能在不断的增加,加之芯片的市场需求也在增大,这使芯片的功能验证工作面临着巨大的压力和挑战。目前业界普遍存在的问题是芯片首次流片的成功率低和芯片的开发周期较长。首次流片的失败往往是因为功能验证不完备导致设计存在功能缺陷,开发周期较长是因为验证所花费的时间在不断增加。针对上述问题,如何搭建一个高效率、高可靠性、可重用的验证环境并且通过分析覆盖率和加入断言来完善验证工作成为了本文的重点。本文从功能验证方法基础学习出发,对EBIU(External Bus Interface Unit)模块进行功能验证。首先,论文介绍了EBIU的基本结构和功能,EBIU实际上是一种外部存储器接口,功能和存储器接口相同。在充分了解EBIU设计规范的基础上提取了功能测试点,搭建了针对EBIU功能验证的验证平台。然后,论文详细说明了EBIU功能验证过程,其中包括验证环境的建立和验证平台各部分的功能以及实现方式；阐述了带约束随机激励的生成以及断言的使用；分析了验证环境中数据的自动比对以及覆盖率统计模型的搭建；讨论了如何将功能覆盖率、断言和传统的验证方法有效...

【文章页数】：87 页

【学位级别】：硕士

【文章目录】：
致谢
摘要
ABSTRACT
序言
1 引言
    1.1 课题背景与研究意义
    1.2 国内外研究现状
    1.3 论文的设计指标
    1.4 论文的主要工作
    1.5 研究内容与章节安排
2 验证技术和验证方法
    2.1 常用的验证技术
        2.1.1 动态验证
        2.1.2 静态验证
    2.2 功能验证流程
    2.3 验证方法及原理
        2.3.1 SystemVerilog语言简介
        2.3.2 随机化验证
        2.3.3 覆盖率驱动验证
        2.3.4 基于断言的验证
        2.3.5 Synopsys VCS 工具简介
    2.4 本章小结
3 EBIU结构和工作原理
    3.1 EBIU简介
        3.1.1 EBIU结构功能
        3.1.2 EBIU模块接口
        3.1.3 外部地址映射
        3.1.4 错误检查机制
        3.1.5 总线请求与许可
    3.2 AHB总线协议
        3.2.1 AHB总线的结构
        3.2.2 AHB总线的基本信号
        3.2.3 AHB总线数据传输
    3.3 常用存储器简介
        3.3.1 SRAM
        3.3.2 SDRAM
    3.4 本章小节
4 EBIU模块的功能验证
    4.1 验证功能点提取
    4.2 VCS仿真脚本的编写
    4.3 验证平台结构
        4.3.1 传统的验证平台结构
        4.3.2 高效率层次化的验证平台结构
    4.4 关键验证技术与验证步骤
        4.4.1 约束随机化激励生成
        4.4.2 功能覆盖率模型建立
        4.4.3 断言的使用
        4.4.4 数据的自动比对
        4.4.5 验证步骤与实现
    4.5 本章小结
5 仿真结果分析
    5.1 EBIU基本功能测试
        5.1.1 寄存器读写访问测试
        5.1.2 SRAM读写访问测试
        5.1.3 SDRAM读写访问测试
        5.1.4 SDRAM Self-Refreash(自刷新)测试
        5.1.5 从机响应测试
        5.1.6 总线访问与许可测试
    5.2 功能覆盖率报告分析
    5.3 代码覆盖率报告分析
    5.4 断言覆盖率报告分析
    5.5 本章小结
6 结论
参考文献
作者简历
学位论文数据集



本文编号：3741927