基于超深亚微米级的高性能低功耗SRAM的研究及设计

发布时间：2023-02-18 21:03

　　伴随着物理、材料学、工程设计技术等方面的高速发展以及相互交融,人们通过跨学科的合作,使得集成电路中的最小尺寸不断打破原有工艺上种种因素造成的限制,让集成电路的规模变的越来越大。特别地,在现代集成电路中,存储器电路所占有的比重相对较大。而在存储器电路中,由于静态随机存储器(SRAM)具有着不需要刷新、速度较快以及使用方便的突出特点,其占据着重要地位。现今,伴随着工艺的进步,SRAM获得了飞速的发展。工艺尺寸的减小虽然对SRAM的使用范围的扩大有着好处,但是也对SRAM性能的要求愈加的严格。这其中,又以SRAM的速度,功耗和稳定性为重中之重。因此,设计人员在设计SRAM时,需要考虑各种因素。为了解决在先进工艺下,设计出能够满足高性能的要求的同时,尽量降低SRAM功耗的问题,基于工程项目需求,本文首先从国内外SRAM的发展背景和研究现状的综述出发,结合了当今SRAM发展趋势的解决方法,设计一款采取了FinFET工艺的具有高性能低功耗的全定制35*2048 SRAM。本文具体工作是完成了以下设计:存储单元阵列布局,灵敏放大器及预充电路设计,地址译码电路设计,ELAT电路设计,读写电路设计,冗余...

【文章页数】：64 页

【学位级别】：硕士

【文章目录】：
摘要
abstract
第一章 绪论
    1.1 课题研究背景与意义
    1.2 存储器的发展趋势
        1.2.1 高性能方向设计
        1.2.2 低功耗方向设计
    1.3 国内外的研究现状
    1.4 本文的主要内容与组织结构
第二章 SRAM存储器的基本原理
    2.1 SRAM结构
    2.2 SRAM基本工作原理
    2.3 SRAM存储单元
        2.3.1 传统6T存储单元工作原理
        2.3.2 SRAM存储单元静态容限
    2.4 存储阵列
        2.4.1 大容量存储阵列布局
        2.4.2 小容量存储阵列布局
    2.5 灵敏放大器
        2.5.1 差分电流镜型灵敏放大器
        2.5.2 交叉耦合型灵敏放大器
        2.5.3 锁存型灵敏放大器
    2.6 预充电路
    2.7 译码电路
        2.7.1 静态CMOS电路
        2.7.2 动态逻辑电路
    2.8 本章小结
第三章 高性能低功耗35*2048 SRAM设计
    3.1 存储单元阵列布局
    3.2 外部控制概述
    3.3 灵敏放大器及预充电路设计
    3.4 读写电路
    3.5 地址译码电路设计
    3.6 ELAT电路设计
    3.7 自测试和存储器冗余设计
    3.8 整体版图架构
    3.9 本章小结
第四章 SRAM仿真验证
    4.1 灵敏放大器时序仿真验证
    4.2 ELAT时序仿真验证
    4.3 整体电路时序仿真验证
    4.4 整体电路功耗仿真
    4.5 本章小结
第五章 总结与展望
    5.1 总结
    5.2 展望
致谢
参考文献



本文编号：3745528