多媒体应用的高性能数字信号处理器功能部件结构设计研究

发布时间：2023-03-21 19:47

　　由于多媒体应用的发展，以DSP处理器结构为基础的媒体处理器芯片的研究成为热点。在深亚微米媒体处理器芯片设计实践中，高性能功能部件的设计和实现是研究工作的关键问题之一。本文从深亚微米时代VLSI设计的特点出发，主要研究了面向多媒体应用的处理器芯片MD32中高速功能部件的结构设计、片上存储系统设计和低功耗考虑： 在MAC(乘加器)模块的研究与设计中，通过对乘法运算的拆分，以四级流水的方式实现了单周期32比特乘累加运算；通过分析二进制乘法运算步骤以及时延分布，提出利用部分积计算结果产生次序的差异，将MSB(Most Significant Bits)部分和LSB(Least Significant Bits)部分的进位传递处理提早进行，最终以改进Booth算法、Wallace树结构和LRCF(Left-to-Right，Carry-Free)算法实现了具有较高速度和较好功耗性能的16比特×8比特乘法器。 支持多媒体扩展指令的ALU模块以及DAG(Data Address Generation)模块的研究和结构设计是MD32处理器设计的重要环节。MD32的指令集中包括大量SIM...

【文章页数】：108 页

【学位级别】：博士

【文章目录】：
摘要
Abstract
目录
第一章 绪论
    1.1 DSP处理器和媒体处理器
    1.2 面向多媒体处理应用的数字信号处理器-MD32
    1.3 深亚微米VLSI设计
    1.4 低功耗考虑
    1.5 本文的主要研究工作、创新点和内容安排
第二章 ALU和数据地址计算单元设计
    2.1 支持多媒体应用的指令集设计
        2.1.1 MMX技术
        2.1.2 MDS指令简介
        2.1.3 PSAD指令和PAVG指令
    2.2 支持MDS指令的ALU结构
    2.3 ALU结构设计及优化策略
    2.4 特殊寻址模式
        2.4.1 比特反转寻址
        2.4.2 窗口寻址模式
    2.5 本章小结
第三章 MAC设计
    3.1 MAC的速度性能分析
    3.2 32比特×32比特乘累加运算的流水实现
        3.2.1 基于16比特×8比特乘法器的拆分
        3.2.2 MAC的四级流水实现
    3.3 乘法器设计
        3.3.1 Booth算法
        3.3.2 Booth算法乘法器符号扩展问题
        3.3.3 Wallace树加法
        3.3.4 进位的快速传递
        3.3.5 进位传递的特殊处理
        3.3.6 16比特×8比特乘法器性能分析
    3.4 本章小结
第四章 片上存储系统设计
    4.1 MD32的存储系统
    4.2 MD32的cache设计
        4.2.1 cache设计要素
        4.2.2 cache结构设计
    4.3 存储系统的低功耗设计
        4.3.1 cache的低功耗设计
        4.3.2 片上RAM的低功耗设计
        4.3.3 片上存储系统功耗分析
    4.4 本章小结
第五章 MD32设计中的低功耗考虑
    5.1 DSP处理器芯片的功耗特征
    5.2 CMOS电路功耗来源和降低功耗的方法
        5.2.1 低功耗研究的历史
        5.2.2 CMOS集成电路功耗来源
        5.2.3 降低功耗的一般途径
    5.3 MD32的低功耗设计技术应用
        5.3.1 设计流程对低功耗的考虑
        5.3.2 数据通路的低功耗考虑
        5.3.3 片上存储器的低功耗考虑
        5.3.4 MD32功耗特性分析
    5.4 本章小结
参考文献
博士期间发表的论文
致谢



本文编号：3767185