总线分析模块硬件设计

发布时间：2023-04-19 22:30

　　随着电子科技和计算机技术的飞速发展,电子产品数字化趋势越来越明显,数字系统尤其是数字总线系统模块化、智能化程度越来越高,功能越来越复杂,更新速度越来越快。传统的测试仪器如示波器等已不能有效完成复杂数字总线系统的测试分析,必须采用专门的数据域测试仪器,逻辑分析仪和数据发生器都是非常重要的数据域测试仪器,在具有总线系统的数字设备检修和维护中发挥着不可替代的作用,但这两种仪器由于功能复杂,体积庞大,目前基本采用相互独立的方式实现,这在具体的测试环境中存在着一些不容忽视的弊端,如操作复杂,协同性差,不便携带等,在某些情况下,不能很好的满足测试要求。 本课题围绕上述问题展开研究,依托板卡式测试仪器技术、CPCI总线规范和FPGA大规模硬件编程技术,将逻辑分析和数据发生功能进行整合,在一块CPCI板卡上构建可应用于数字系统总线测试的通用总线分析模块,主要内容包括以下三点: 逻辑分析和数据发生功能的整合。采用CPCI总线规范和FPGA硬件编程技术,在有限的硬件空间内实现逻辑分析和数据发生功能,在保持良好测试性能的同时提高了模块的便携性和通用性。 逻辑分析单元连续触发模式的实现。连续触发模式作为一种新...

【文章页数】：76 页

【学位级别】：硕士

【文章目录】：
摘要
ABSTRACT
第一章 绪论
    1.1 电子测试仪器发展概况
    1.2 数字系统总线分析仪器的发展现状
    1.3 课题研究目的与主要技术指标
第二章 总线分析模块硬件总体设计
    2.1 总线分析模块的工作原理
    2.2 总线分析模块硬件整体方案
        2.2.1 逻辑分析单元硬件方案
        2.2.2 数据发生单元硬件方案
        2.2.3 逻辑分析单元与数据发生单元的交互触发
    2.3 硬件开发平台介绍
第三章 逻辑分析单元硬件电路设计
    3.1 前端数据输入电路设计
        3.1.1 探头与信号完整性的关系
        3.1.2 探头电路设计
            3.1.2.1 无源衰减网络设计
            3.1.2.2 信号的数字化处理
            3.1.2.3 探头门限产生电路设计
        3.1.3 电平转换电路设计
        3.1.4 通道一致性与抗扰技术
    3.2 触发识别电路
        3.2.1 触发原理与分类
        3.2.2 触发识别与数据存储控制的配合
    3.3 单次触发模式与连续触发模式
        3.3.1 单次触发与连续触发的概念
        3.3.2 单次触发模式的原理
        3.3.3 连续触发模式的原理
        3.3.4 单次触发模式与连续触发模式的比较
    3.4 单次触发模式下触发识别电路设计
        3.4.1 单次触发识别电路的总体结构
        3.4.2 脉宽触发电路设计
    3.5 串行总线协议触发
        3.5.1 I²C 总线协议简介
        3.5.2 I²C 总线协议触发
    3.6 连续触发电路设计
        3.6.1 连续触发电路的整体方案
        3.6.2 连续触发模块的FPGA 实现
    3.7 数据存取与控制电路设计
        3.7.1 存储系统设计
            3.7.1.1 存储芯片选择
            3.7.1.2 单次触发模式下的数据存储
            3.7.1.3 连续触发模式下的数据存储
        3.7.2 DMA 数据传输模式
第四章 数据发生单元硬件电路设计
    4.1 数据存取控制电路
        4.1.1 数据分块机制
        4.1.2 数据输出方式设计
    4.2 时钟电路
        4.2.1 FPGA 内部时钟设计
            4.2.1.1 全局时钟
            4.2.1.2 门控时钟
            4.2.1.3 多级逻辑时钟
            4.2.1.4 行波时钟
        4.2.2 数据输出时钟电路设计
第五章 CPCI 总线接口电路设计
    5.1 CPCI 总线的特点与系统结构
    5.2 基于 PCI9054 的通信接口实现
第六章 总线分析模块的调试与测试
    6.1 总线分析模块硬件调试
    6.2 功能及指标测试
第七章 结论
致谢
参考文献
攻硕期间取得的研究成果
附录



本文编号：3794336