应用于PCI-Express的2.5Gbps时钟数据恢复电路的设计与实现

发布时间：2023-05-03 19:48

　　传统的并行传输技术由于存在功耗高、速度受限等缺点,以PCI Express为代表的高速串行传输技术将代替传统的并行传输技术。时钟数据恢复电路(Clock Data Recovery,CDR)是实现高速串行传输技术的关键模块。它从串行数据中恢复出时钟信号,并通过数据恢复技术消除数据在传输过程中引入的抖动,其性能决定了整个串行传输系统的性能。 本文旨在对2.5Gbps高速低抖动时钟数据恢复电路的分析、设计和实现进行研究,使其能够集成在低成本、低功耗的CMOS工艺中。 本文在分析CDR环路动态特性的基础上,对其进行了系统建模,并结合CDR性能指标的要求详细说明了CDR环路参数及其具体器件参数的计算方法,由此确定了一套CDR的详细设计流程。此外,本文还详细研究高速数模混合电路的设计方法和版图布局策略,并针对此CDR设计了专门的测试芯片,并研究了高速模拟电路的测试方法。 在电路设计过程中,针对传统VCO频率受限以及对电源噪声敏感性高的缺点,提出了一款改进型的双环高速低抖动VCO电路结构;同时设计了一款高带宽的电荷泵,该电路具有电流失配和电流过冲小,以及响应速度快等优点;此外,为了弥补传统CDR频...

【文章页数】：80 页

【学位级别】：硕士

【文章目录】：
摘要
ABSTRACT
第一章 引言
    1.1 课题研究背景
    1.2 相关研究工作
    1.3 课题主要工作及其研究成果
        1.3.1 课题主要工作
        1.3.2 课题研究成果
    1.4 论文组织
第二章 基于PLL 的CDR 结构
    2.1 全速率与半速率结构
    2.2 全速率无参考时钟结构
    2.3 全速率双VCO 结构
    2.4 全速率带外部参考时钟结构
    2.5 全速率双环单VCO 的CDR 结构
    2.6 本章小结
第三章 CDR 系统建模及其性能指标
    3.1 CDR 系统建模
    3.2 CDR 抖动性能
    3.3 CDR 的环路参数
    3.4 本章小结
第四章 核心模块电路设计
    4.1 振荡器
        4.1.1 基本理论
        4.1.2 振荡器设计策略
        4.1.3 振荡器噪声性能
    4.2 鉴相器
        4.2.1 线性鉴相器
        4.2.2 二进制鉴相器
        4.2.3 改进的线性鉴相器
    4.3 鉴频器
    4.4 电荷泵
        4.4.1 电荷泵的非理想性
        4.4.2 电荷泵的电路设计
    4.5 初始化电路设计
    4.6 本章小结
第五章 测试芯片设计
    5.1 版图设计技巧
    5.2 测试芯片设计
    5.3 全芯片模拟
    5.4 本章小结
第六章 结束语
    6.1 本文工作总结
    6.2 未来工作展望
致谢
参考文献
作者在学期间取得的学术成果



本文编号：3807174