异步FIFO存储器的设计

发布时间：2023-05-21 21:20

　　FIFO(First-In First-Out)指的是先进先出的数据传输方式，异步FIFO是一种不同时钟域之间先进先出的数据传递方式。论文对FIFO存储器进行了认真细致地分析和研究，提出了两种实现方案。 亚稳态问题及空／满控制信号的产生是异步FIFO存储器设计的两个难题。空／满控制信号是通过同步读写指针后再比较产生的，读指针与写指针相等时，FIFO存储器处在满状态或者是空状态，这需要一种方法来区分它们。本文采用两种解决方法：一种是在读写地址前加一位附加位，通过附加位来辨别空／满状态；另一种方法是通过划分地址空间来判断。因为读写指针属于不同的时钟域，将它们同步到对方时钟域时不可避免地会出现亚稳态，针对亚稳态问题，本文也提出了两种解决方案：一种是采用格雷码指针，使之每次同步时最多有一位出现亚稳态；另一种解决方法是通过一对握手信号同步二进制指针。文章还介绍了一种改进的格雷码电路，用于实现较高工作频率的FIFO存储器。为了避免使用大量的同步寄存器，减小面积空间，本文还介绍了一种读写指针异步比较的方法。 本文用Verilog HDL实现了两种设计风格的FIFO存储器RTL级硬件设计，使用Mode...

【文章页数】：88 页

【学位级别】：硕士

【文章目录】：
摘要
Abstract
第一章 绪论
    1.1 我国微电子发展概况
    1.2 集成电路设计方法
    1.3 异步FIFO存储器的应用
        1.3.1 VLSI时代异步系统的研究
        1.3.2 EDA时代
        1.3.3 SoC时代
        1.3.4 异步时序电路的优势
        1.3.5 异步时钟域间的数据传输
    1.4 课题研究的意义、工作与论文结构
        1.4.1 课题研究意义
        1.4.2 论文的主要工作
        1.4.3 论文组织结构
第二章 异步FIFO存储器
    2.1 异步FIFO存储器简介
    2.2 异步FIFO存储器的结构
    2.3 双端口RAM
    2.4 读/写地址
    2.5 满/空信号的判断
        2.5.1 满标志与空标志
        2.5.2 指针附加位比较法
        2.5.3 地址空间比较法
    2.6 多时钟系统的亚稳态
        2.6.1 亚稳态
        2.6.2 同步器
        2.6.3 异步时钟域设计中的多位数据的同步
第三章 用格雷码指针实现的异步FIFO存储器
    3.1 格雷码及应用
        3.1.1 格雷码编码方式
        3.1.2 格雷码与二进制码的转化
        3.1.3 格雷码计数器
    3.2 异步FIFO存储器的实现—风格1
        3.2.1 “两重”格雷码计数器
        3.2.2 格雷码指针
        3.2.3 同步模块
        3.2.4 空状态产生模块
        3.2.5 满状态产生模块
        3.2.6 读写时钟频率不同时对于满/空状态的影响
        3.2.7 保守的满/空判断
        3.2.8 几乎满/空逻辑的产生
        3.2.9 存储模块
        3.2.10 顶层模块
    3.3 异步FIFO存储器的实现—风格2
        3.3.1 高速的格雷码指针
        3.3.2 满空状态产生逻辑
        3.3.3 读写指针的异步比较
        3.3.4 满/空逻辑电路的关键路径
        3.3.5 读指针与空标志verilog RTL程序
        3.3.6 写指针与满标志verilog RTL程序
        3.3.7 同步器的置位与复位
    3.4 两种设计方法的交叉使用
第四章 采用握手信号的异步FIFO存储器
    4.1 二进制指针
    4.2 握手协议
    4.3 二进制指针和格雷码指针的比较
第五章 仿真验证
    5.1 RTL级验证
    5.2 FIFO存储器的仿真波形
        5.2.1 正常的读写操作
        5.2.2 FIFO存储器的满状态波形
        5.2.3 保守的满状态判断波形
    5.3 基于FPGA的验证
第六章 总结
参考文献
攻读硕士学士期间发表的论文



本文编号：3821448