X-DSP 64位定点ALU和归约单元的设计优化与验证

发布时间：2017-05-22 17:13

  本文关键词：X-DSP 64位定点ALU和归约单元的设计优化与验证，由笔耕文化传播整理发布。

【摘要】：数字信号处理器(DSP)是进行高速实时信号处理的专用处理器,在航空航天、通信与信息系统、自动控制和消费类电子产品等领域得到了广泛的应用。X-DSP属于一款完全自主正向设计的64位高性能DSP,采用VLIW体系结构,可同时流出11条指令,支持多种功能的定点和浮点操作,拥有强大的并行运算能力。本文主要涉及到X-DSP内核中定点算术逻辑运算单元(IALU)和定点归约单元(VRDC)的设计优化与验证。其中,定点算术逻辑运算单元(IALU)主要执行微处理器的单周期指令,它的性能往往决定着整个微处理器的性能,其设计极具挑战性。本文的主要内容如下:一、研究设计了IALU单元和归约单元的指令集和总体结构,根据预期的设计规范和设计需求,完成了IALU单元和归约单元的微体系结构设计,并对它们内部的关键模块进行了具体的逻辑实现。二、分别在标量处理单元(SC)和向量处理单元(VPU)两个高层次下,针对IALU单元出现的不足,采用流水线技术、逻辑优化和寄存器复制等方法,使性能、功耗和面积等方面得到了进一步的优化。三、重点采用模拟验证的方法对IALU单元和VRDC单元在不同的层次进行全面的功能验证。模块级验证采用特殊功能点进行定向测试、随机数测试和黄金模型对比测试;系统级验证侧重全局控制信号测试、指令组合测试和指令冲突测试,然后结合覆盖率统计工具消除模拟验证的漏洞,进一步指导验证方向,从而为功能正确性提供有力保障,最后使用形式化验证工具ATEC和Formality进行等价性检查,进一步保证RTL级代码的正确性。四、在本文的最后,使用Synopsys公司的综合工具DC(Design Compiler),在45nm工艺下对优化前后的IALU单元以及归约单元做了逻辑综合。IALU单元可达到310ps,比之前时序330ps改善了20ps,归约单元调整流水线结构之后时序能达到160ps,IALU单元和归约单元都能到达设计450ps的设计要求。
【关键词】：数字信号处理器 定点算术逻辑运算单元 定点归约单元 设计优化 模拟验证 形式化验证
【学位授予单位】：国防科学技术大学
【学位级别】：硕士
【学位授予年份】：2014
【分类号】：TP332

  本文关键词：X-DSP 64位定点ALU和归约单元的设计优化与验证，由笔耕文化传播整理发布。

，

本文编号：386386